Функциональный преобразователь

ЬП ИСАНИЕИЗЬВРЕТЕ Н ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоцналнстнчесинкРеслублнн щ 960836(51)М. Кл. 006 Г 15/31 с присоединением заявки М Гооударатвсемй комитат СССР ао долам изобретений и открытий(22) Авторы изобретения А. С. Трахтенберг и Э, А. Рубчинский 71) Заявител Кишиневский завод счетных машин им, 50-лети ОБ РАЗОВ АТЕЛЬ(54) Е 1 ИОНАЛЬ НЫИ 2входом элемента И, подключенного вторым входом к выходу генератора импульсов, а выходом - к сигнальному входу управляюшего делителя частоты, блок вычитания кодов соединен второй группой входов с выходами реверсивного счетчика, выходами кода разности - с управляюшими входами управляемого делителя частоты, выходом знака разности - с входом управ пения реверсом реверсивного счетчика, а выходом обнуления - с управляющим входом регистра и с входом стробирования управляемого делителя частоты, подключенного выходом к счетному входу реверсивного счетчика 2. Недостаткомтся пониженнаеиная нечувств ргумента в пр роксимации. П явля- слов- ниям аче х есь инИзобретение относится к автоматике и вычислительной технике, в частности к устройствам кусочно-линейной аппроксимации, и может быть использовано в гибридных вычислительных системах.Известно устройство для функционального преобразования цифровых сигналов, содержащее реверсивный счетчик, регистр, дешифратор, блок памяти, генератор, элемент И, управляемый делитель :астоты и блок вычитания кодов 11 .Недостатками устройства являются пониженные точность и надежность работы,Наиболее близким к предлагаемому является устройство для функционального преобразования цифровых сигналов, содержащее реверсивный счетчик, выходы которого являются выходами устройства, и регистр, соединенный информационными входами с входом аргумента, а выходами - с входами дешифратора, подключенного выходами через блок памяти к первой группе входов блока вычитания кодов, выход обнуления которого соединен с первым данного устройства я точность работы, о ительностью к изме еделах каждого учас ри этом независимо поступившего аргумента н ойства воспроизводится в проксимации..изведения функции, при котором на выходе счетчика 1 достигается значение, соответствующее поступившему аргументу. 3 96083Целью изобретения является повышение точности.Поставленная цель достигается тем, что в функциональный преобразователь, содержащий входной регистр, дешифратор, блок памяти, первый блок вычитания, реверсивный счетчик, управляемый делитель частоты, первый элемент И и генератор импульсов, выход которого соединен с первым входом первого элемента И,выход которого соединен со счетным входом управйяемого делителя частоты, управляющий вход, вход стробирования и выход которого соединены соответственно с кодовым выходом первого блока вычитания, выходом обнуленияпервого блока .вычитания и счетным входом реверсивного счетчика, управляющий вход и выход которого соединены соответствен но с выходом знака первого блока вычитания и выходом преобразователя, вход которого соединен с информационным входом входного регистра, выход старших ,разрядов которого соединен с входом дешифратора, выход которого через блок памяти соединен с первым входом первого блока вычитания, второй вход которого соединен с выходом реверсивного счетчика,дополнительно введены второй блок вычитания, буферный регистр, вычитающийчсчетчик, элемент задержки, триггер, дваформирователя импульсов, делитель частоты, два элемента ИЛИ и два элемента И; выход младших разрядов входного регистора соединен с первым входом второго блока вычитания и через буферный регистр с вторым входом блока вычитания, выход которого соединен с установочным входом вычитающего счетчика, счетный вход и выход которого соединены соответственно с выходом второго эле 4 О мента И и входом первого формирователя импульсов, выход которого соединен с входом сброса буферного регистра и через элемент задержки с первым входом первого элемента ИЛИ, второй вход и выход которого соединены соответственно с выходом третьего элемента И и управляющим входом входного регистра, выход младшего иэ старших разрядов которого через второй формирователь импульса соединен с входом сброса буферного регист- фО ра и входом обнуления триггера, установочный вход которого соединен с выходом обнуления блока вычитания, первым входом третьего элемента И и первым вхо.дом,второго элемента ИЛИ, второй вход и выход которого соединены соответственно с выходом первого формирователя импульсов и вторым входом первого эле 6 фмента И, выход которого через делитель частоты соединен с первым входом второго элемента И, второй вход которого соединен с прямым выходоМ триггера, инверсный выход которого соединен с вторым входом третьего элемента И,На чертеже представлена блок-схема преобразователя.Функциональный преобразователь содержит реверсивный счетчик 1, входной ре регистр 2, вход 3 аргумента, дешифратор 4, блок 5 памяти, блок 6 вычитания, кодовый выход 7, управляемый делитель 8 частоты, выход 9 знака, выход 10 обнуления, элемент ИЛИ 11, элемент И 12, генера тор 13 импульсов, блок 14 вычитания, буферный регистр 15, вычитающий счетчик 16, элемент И 17, делитель 18 частоты, триггер 19, формирователь 20 импульсов, элемент 21 задержки, элемент ИЛИ 22, элемент И 23 и формирователь 24 импульсов.Устройство работает следующим образом.В блок 5 памяти заносятся ординаты узловых точек функции преобразования (Хк), причем в первую ячейку заносится нулевой код. Старшие разряды значения кода аргумента, поступающие на входной регистр 2, преобразуются дешифратором 4 в код адреса, по которому в блоке 5 памяти находится код узловой точки соответствующего значения функции преобразования. С помощью блока 6 вычитания и управляемого делителя 8 частоты автоматически устанавливается коэффициент наклона аппроксимирующих отрезков,С помощью блока 14 вычитания, по младшим разрядам кода аргумента, поступающим с регистра 2, вычисляется число, определяющее момент остановки воспроВ исходном состоянии реверсивный счетчик Х, вычитающий счетчик 16, входной 2 и буферный 15 регистры и триггер 19 установлены в нуль, и нулевой код с выхода регистра 2 поступает на вход дещифратора 4. При этом нулевой код 1(Хо,1 из первой ячейки блока 5 памяти поступает в блок 6 вычитания, который вырабатывает разность кодов, поступающих с выхода блока 5 памяти и реверсивного счетчика 1,Передний фронт сигнала сравнения с выхода 10 обнуления блока 6 поступает через элемент ИЛИ 11 на второй вход5 96083элемента И 12, закрывая его на времяустановки коэффициента деления, на входстробирования управляемого делителя 8частоты, разрешая установку коэффициента деления, и через элемент И 23, по вы-сокому уровню с инверсного выхода триггера 19, .и элемент ИЛИ 22 на управляющий вход регистра 2, разрешая передачукода следующего значения аргумента.Рассмотрим работу устройства при раз 40личных вариантах изменения аргументана участке аппроксимации,При поступлении на входы регистра 2кода первого значения аргумента Х дешифратор 4, по старшим разрядам кода аргумента, осуществляют выборку адреса узловой точки соответствующего значения функции (,К) на данном участке аппроксимации, которое поступает из блока 5 памятина входы блока 6, формирующего разностьюкодов(Х)и Х(Хо), поступающую на управляющие входы делителя 8 частоты, вкотором устанавливается соответствующийкоэффициент деления,Младшие разряды кода аргумента Х 2поступают во второй блок 14 вычитания,формирующий разность кодов между входным 2 и буферным 15 регистрами, Разность кодов (Х-Х) с выхода блока 14записывается в вычитаюший счетчик 16, Зйна счетный вход которого поступают импульсы с делителя 18 частоты. Причемкоэффициент деления делителя 18 частотыиравен К = 2, где И- число старшихразрядов,После поступления на первую группувходов блока 6 значения функции 1(Х)на выходе 10 блока 6 вырабатываетсязадний фронт,сигнала сравнения, задержанный на время, необходимое для установкикоэффициента деления делителя 8 частоты.По заднему фронту сигнала сравненияоткрывается элемент И 12, и импульсы свыхода генератора 13 поступают на счезный вход реверсивного счетчика 1, черезуправляемый делитель 8 частоты, и счетный вход вычитаюшего счетчика 16, через делитель 18 частоты. Таким образом,начинается линейная интерполяция функциина выбранном интервале аппроксимации,причем частота импульсов с выхода генератора 13, поступающая на счетчик 1,определяется коэффициентом деления делителя 8,При обнулении вычитающего счетчика16 формирователем 20 формируется коротМкий импульс, длительность которого определяется временем; необходимым для занесения в счетчик 16 разности кодов из 6 6блока 14. По переднему фронту импульсазакрывается элемент И 12, и код аргумента Х переписывается с входногорегистра 2 в буферный регистр 15 Задержанный линией 21 задержки на время,необходимое для перезаписи кода Х; срегистра 2 в регистр 15, передний фронтимпульса с формирователя 20 разрешаетприем очередного кода аргумента в ре-гистр 2.При поступлении следующего кода аргумента Х,;+ в блоке 14 формируется разность кодов ( Х+1-Х ), которая заносится в счетчик 16, При этом, так как вблоке 6 сигнал сравнения не сформировался, коэффициент деления делителя 8частоты останется прежним. По заднемуфронту импульса с формирователя 20 открывается элемент И 12, и продолжаетсялинейная интерполяция функции, При обнулении счетчика 16 на выходе формирователя 20 вновь формируется короткий импульс, по которому закрывается элементИ 12 и разрешается прием очередногокода аргумента Х +, При этом изменяется код младшего разряда группы старших разрядов регистра 2, в результатечего на выходе формирователя 24 пбявляется короткий импульс, по которомутриггер 19 меняет свое состояние, а регистр 15 обнуляется, По нулевому уровню с прямого выхода триггера 19 закрывается элемент И 17, и импульсы с генератора 13 не поступают на счетный входсчетчика 16,По заднему фронту импульса с выходаформирователя 20 открывается элементИ 12, и продолжается интерполяция функции. В связи с тем, что в блоке 6 сигналсравнения еше не выдан, коэффициент деления делителя 8 частоты не меняется илинейная интерполяция осуществляетсяпо закону, определяемому аппроксимирующей функцией на участке Хо-Х. При совпадении кода счетчика 1 и кода 1 (Х) навыходе 10 блока 6 формируется импульсный сигнал сравнения,По переднему фронту сигнала сравненияс выхода 10 обнуления блока 6 элементИ 12 закрывается на время, необходимоедля установки коэффициента деления, науправляющий вход регистра 2, по высокому уровню с инверсного выхода триггера19, через элемент И 23 подается сигналразрешения приема кода следующего значения аргумента.При поступлении кода аргумента Уи блоке 14 формируется разность кодовХ + - Х о, которая заносится в счет7 9608чик 16, В блоке 6 формируется разностькодов (Х)и у), поступающая на управляюцие входы делителя 8 частоты иустанавливающая по сигналу сравнениякоэффициент передачи на очередном учаетке аппроксимации, Задним фронтом импульса сравнения с выхода 10 блока 6 триггер 19 переводится в следующее состояние, элементы И 12 и 17 отпираются иначинается линейная интерполяция данного 1 Оучастка функции,лНа последующих участках аппроксимации устройство работает аналогично,Гри изменении знака крутизны функциив узловых точках разность кодов 1 Хк ) и 5Г(Х,1)изменяет знак и признак знакакрутизны с выхода 9 блока 6 управляетреверсом счетчика 1.Таким образом, в предложенном функциональном преобразователе по сравнению Ис известным повышается точность работы,обеспечивается возможность однозначногопреобразования ступенчатых сигналов иизменений аргумента в пределах одногоучастка аппроксимации. 25 формула изобретения Функциональный преобразователь, содер Зр жащий входной регистр, дешифратор, блок памяти, первый блок вычитания, реверсивный счетчик, управляемый делитель частоты, первый элемент И и генератор импульсов, выходкоторого соединен с первым 5 входом первого элемента И, выход которого соединен со счетным входом управляемого делителя частоты, управляющий вход, вход стробирования и выход которого соединены соответственно с кодовым выходом первого блока вычитания, выходом обнуления первого блока вычитания и счетным входом реверсивного счетчика, управляющий вход и выход которого соединены , соответственно с выходом знака первого блока вычитания и выходом преобразователя, вход которого соединен с информационным входом входного регистра, выход старших разрядов которого соединен с входом дешифратора. выход которого через50 36 8блок. памяти соединен с первым входом первого блока вычитания, второй вход которого соединен с выходом реверсивного счетчика, отличающийся тем, что, с целью повышения точности, в него введены второй блок вычитания, буферный регистр, вычитающий счетчик, элемент задержки, триггер, два формирователя импульсов, делитель частоты, два элемента И и два элемента ИЛИ, выход младших разрядов входного регистра соединен с первым входом второго блока вычитания и через буферный регистр с вторым входом блока вычитания, выход которого соединен с установочным входом вычитающего счетчика, счетный вход и выход которого соединены соответственно с выходом второго элемента И и входом первого формирователя импульсов, выход которого соединен с входом сброса буферного регистра и через элемент задержки с первым входом первого элемента ИЛИ, второй вход и выход которого соединены соответственно с выходом третьего элемента И и управляющим входом входного регистра, выход младшего из старших разрядов которого через второй формирователь импульсов соединен с входом сброса буферного регистра и входом обнуления триггера, установочный вход которого соединен с выходом обнуления блока вычитания, первым входом третьего элемента И и первым входом второго элемента ИЛИ, второй вход и выход которого соединены соответственно с выходом первого формирователя импульсов и вторым входом первого элемента И, выход которого через делитель частоты соединен с первым входом второго элемента И, второй вход которого соединен с прямым выходом триггера, инверсный выход которого соединен с вторым входом тре тьегоэлемента И. Источники информации,принятые во внимание при экспертизе 1. Авторское свидетельство СССР Мо 684552, кл, 606 Г 15/31, 1979. 2. Авторское свидетельство СССР по заявке М 2855014/18-24,кл, 606 Г 15/31, 18,12.79 (прототип).960836 Составитель А. Зорин Техред Т.фанта Корректор Редакто иколай Заказ 7285/60 Тираж 7 ИП 1 5,филиал ППП Патент", г. Ужгород, ул, Проектная,осударственногоам изобретенийосква, Ж, Р Подписноеомитета СССРоткрытийущская наб., д. 4