G06F 13/00 — Соединение запоминающих устройств, устройств ввода-вывода или устройств центрального процессора или передача информации или других сигналов между этими устройствами

Номер патента: 414821

Опубликовано: 05.02.1974

МПК: G06F 13/00

Метки: 414821

...- формаил находите и акопптелс 3 и а Накопителе 7 е будет входого сигналя пяр- тетпого котролл. 11 Яеогпель 7 сраб)аыва(.ги пс подает сигнал я вход прсрывашя 17тактового датчика. Поэтому следует рабочштакт датчика 6, и происходит новый опросинформации.Этот процесс повторяется до тех пор, покаВ промеи(у точном паеопи геле пс п 05 Ви ся паритетпая информаггги. Одяко этот процессзанимает определенное врем, Если в пределах опросного цикла в промежуточном накопителе зафиксирована пр 2 Вильнал инОрыацил, то во врсмл паузы някоштеля 7 подаетсл сигпал па од бло:.а паггетпого контроля 5. Стопорпый накопитель 7 остаавливастсл и дает выходной сигнал на прерывапие работы датчика 6, Датяк 6 блокируется,т. е. остается в фазе тактовой паузы, и...

Номер патента: 421993

Опубликовано: 30.03.1974

МПК: G06F 13/00

Метки: 421993

...схем ИЛИ ), 7 и 8, схем И 9 и 10, схемы НЕ 11.В ЗУ - О помещаются четные байты информации ,000, 0010, 0100, 0110 и т, д.),и в ЗУ - - - байты информггцгггг, имсгощие нечстшяс помора (0001, .0011, 0101, 0111 и т, д,), В каждом регистре числа запоминается информация один байт), вводимая (или выводимая) в ЗУ. Счетчик адресов предусмот. рен для определения порядкового номера ячейки ЗУ, причем нулевой разряд этого счет. чика используется только ири последовательной работе ЗУ для счетчика адресов и для коммутации сигнала обращения к ЗУ.Схема работает следующим образом.При параллельной работе ЗУ сигнал Параллельная работа блокирует нулевой разряд 12 счетчика адресов и устанавливает на входе первого разряда счетчика сигнал Перенос, Сигнал...

Номер патента: 428384

Опубликовано: 15.05.1974

МПК: G06F 13/00

Метки: amp, tehepatofj, u«i1, г5йgt, случайных, сопряжения, чисел, эвмflp«йнйа«•nvrjv

...ГСЧ 16, а также сброс счетчика 5 в нуль и подтверкдение через линию задержки 6 нулевого состояния триггера 2.Поскольку для всех современных вычислительных машин основная тактовая частота зна РительРРО выше необходимой частоты следования импульсов запуска ГСЧ 16, то для осуществления возможности его запуска от тактового генератора ЭВМ 17 неооходимо про:эводить деление тактовои .,астоты ЭВМ 17. Это достпгается при псмощи счетчика 5. Количество разрядов счетчика зависит от отношения частоты ЭВМ 17 к частоте импульсов запуска ГСЧ 16;Прием информации из ГСЧ 16 происходит определенным тактовым импульсом, Входящим в команду обращения к ГСЧ 16. УРитыВЯЯ, ТО ДЛЛ ЯВТО.РЯТРРЧЕСКОГО,КОНТРОЛЯ Запуск ГСЧ 16 долже; быть непрерывным и прием...

Номер патента: 433480

Опубликовано: 25.06.1974

Авторы: Александров, Елисеев, Мандров

МПК: G06F 13/00

Метки: авонентскши, вычислительном, линиями, связи, сопряжения, телеграфнши, цифровой

...а также в схему 1 - на начало дешифрации кода символа. Схема 11 дешифрации символов производит выдачу сигналов в схему 7 по сигналам из блоков 5 и 1 ц после окончания приема от абонента очередного символа, если последний входит в одну йэ служебных комбинаций символов. Блок 15 связи с телеграфной линией производит электрическое согласование, необходимые коммутации и реакцию на электрические сигналы, принятые в телеграфии, обеспечйвая работу по двухпроводной телеграфной линии, как не коммутируемой, так и обслуживаемой телеграфйой станцией с ручной или с автоматической комму,тацией. Шифратор символов 5 формирует параллельный код символа по сигналам из схемы 7 и схемы 8 для выдачи его в блок 1, когда в блоке 5 фиксируется код символа, не...

Номер патента: 433482

Опубликовано: 25.06.1974

Авторы: Дивакин, Тресоруков

МПК: G06F 13/00

Метки: goiymmwaшчисжтельной, ivlamit-ш, kahajiaim, связи

...кода в параллельный и выдача ин 1 одлации отдельными словами в ЭВ 11 7. После приегла последнегс слова сообцения распределитель 6 выдает на счетчик 8 числа сообщений сигнал конца сообщенг 2 для осуществления фиксации числа принятых сообщении; Далее блок управления осуществляет подключение очередного канала к блоку 2, и процесс приегла сообщения повторяется. Подключение очередного канала происходит после подачи в управ ляющее устройство из блока 10 очередной когланды аПоступление когланд из блока 10 происходит следующим ооразом, Перед началогл работы или при смене программ работы человек.=оператор с пульта 11 одним из стлгналов через шифратор 12 путем формирования старших разрядов в регйстре 13 задает программу, которая должа...

Номер патента: 439810

Опубликовано: 15.08.1974

Автор: Светников

МПК: G06F 13/00, G06F 15/167

Метки: обмена

...возникает при переполцецци буферной зоны, когда скорость записи в зону превышает скорость считывания из нее. Тогда блок управления 9 запрещает запись в зону, а переключатель каналов 5 переходит к поиску других устройств, треоующих обмена.Разрешающий потенциал ца шине 15 возникает в то случае, когда содержимое счет. чиков 1 и 2 не равно, что свидетельствует о том, что буферная зона заполнена не полностью. В этом случае блок управления вырабатывает импульс по шине 18, который добавляет единицу к содержимому счетчика 1. Таким образом, в счетчике 1 формируется аосолютный адрес записи, который указывает очередную свободную ячейку для записи информации в данную буферную зо у. Сигналом по шине 12 осуществляется выдача содержимого счетчика 1...

Номер патента: 455345

Опубликовано: 30.12.1974

Авторы: Бабушкин, Златников, Золотаревский, Катковская

МПК: G06F 13/00

Метки: внешними, вычислительной, информацией, между, обмена, основной, памятью, устройствами, электронной

...части 8 регистра 2 чтения код числа попадаст в узел 15 модификации, где оно уменьшается на единицу, если оно не равно нулю, что определяется дешифратором 13. Из первой числовой части 6 регистра чтения код числа подается на узел 14 модификации, где оно уменьшается на единицу. Информация с выходов узлов 14, 15 и 16 модификации поступает на регистр 3 записи, из которого записывается в блок 1 памяти. Зта информация представляет собой модифицированное управляющее слово,При поступлении запроса от внешнего устройства схема уплотнения по шине 21 формирует адрес управляющего слова, по которому информация из блока памяти проходит в регистр чтения, и начинается выполнение модификации управляющего слова.Устройство обмена выполняет модификацию...

Номер патента: 468243

Опубликовано: 25.04.1975

Авторы: Авах, Калугина, Никитаев, Фатин

МПК: G06F 13/00

Метки: сопряжения

...10 управления задается режим работы накопителя 27, запирается ключ 15, открываются ключи 16 и 17 и дается команда в накопитель на начало считывания информации. Схема 11 разделения сигналов разделяет информацию, приходящую из накопителя 27 на тактовые и кодовые импульсы, тактовые импульсы подаются на вход 8 электронных часов 1 и служат командой начала отсчета времени, Кроме того, через линию 25 задержки и схему 22 ИЛИ они поступают на единичный вход триггера 21 и на его выходе появляется сигнал. Кодовые импульсы подаются на триггер 14.С выхода 2 электронных часов 1 через ключ 16 в вычислительную машину подается импульс, который с определенной задержкой выходит из машины и подается на схему 19 совпадения. Если в этот момент на выходе...

Номер патента: 476566

Опубликовано: 05.07.1975

Авторы: Пуляев, Тихонов

МПК: G06F 13/00

Метки: запоминающему, подключения, приоритетного, процессоров, устройству

...исходном состоянии на выходах триггерапамяти запроса 1, триггера запроса 2, триггера разрешения 3, первого 4 и третьего 5 элементов И - низкий потенциал, ца выходе 5 второго элемента И 6 - высокий потенциал.От сигнала Запрос триггер памяти запроса устанавливается в едицичное состояние и через элемент И 5 устанавливает триггер запроса 2 в единичное состояние, при котором 20 через первый элемент И 4 устанавливаетсяна выходе триггера разрешения 3 высокий потенциал, а триггер памяти запроса 1 устанавливается в нулевое состояние. От заднего фронта тактового импульса генератора такто вых импульсов 7 при наличии высокого потенциала на выходе первого элемента И 4 триггер разрешения устанавливается в единичное состояние, разрешая обращение к...

Номер патента: 482747

Опубликовано: 30.08.1975

Авторы: Алишанкене, Кишунас, Стульгис, Умбрасас

МПК: G06F 13/00

Метки: блоков, выборки, опроса, памяти, последовательного

...ь к каналу 8 тактовых импульсов, а вторые итретьи входы - соответственно к регистру 2сканирования и блоку 3 разрешения опроса.Выход элементов И связан с третьим входом регистра 1 выборки.Устройство работает следующим образом,При выполнении команд типа Управление(по этой команде блок памяти подготавливается к обмену информацией с процессором)на регистр 1 поступают сигналы выборки, определяющие блок памяти, который долженвыбираться для выполнения команд. С регистра 1 выдается сигнал выборки на соответствующий блок памяти и на соответствующий разряд регистра 2 сканирования, Приэтом содержимое регистра выборки переписы482747 За но пография, пр. Сапунова, 2 вается в регистр сканирования, а к выбранному блоку памяти передается команда...

Номер патента: 503244

Опубликовано: 15.02.1976

Авторы: Иванов, Корягин

МПК: G06F 13/00

Метки: информацией, обмена

...одной линии информационной магистрали, Выходной каскад19 элемента 14 с тремя состояниями, выходной транзистор 20 элемента считывания с открытым коллекторным выходом, элементызаписи 21 - распределенная емкость 22 линии 23 информационной магистрали и нагрузочный резистор 24 линии информационноймагистрали,Предлагаемое устройство обмена информацией работает следующим образом.В начале каждого -го такта (когда нужнопроизводить перепись содержимого одногорегистра на другой регистр) по входу 17 блокуправления 12 посылает отрицательный импульс сброса запоминающего элемента 14,Одновременно с этим комбинацией соответствующих импульсов на выходах, например, дешифраторов 6, 11 формируются соответственно импульс считывания содержимого регистра 4 и...

Номер патента: 560228

Опубликовано: 30.05.1977

Авторы: Климов, Коханов

МПК: G06F 13/00

Метки: ввода-вывода, информации, каналы, основной, памяти, передачи

...сигналы, подтверждающие наличие информации на входе блока 1 буферизации информации. По этой последовательности сигналов блок 10 управления записью формирует стробы записи входной информации в блок буферизации информации при выполнении следующих условий: канал работает в режиме чтения информации из основной памяти, этот сигнал поступает с регистра 3 признаков; адрес требуемой информации каналом равен или меньше адреса, по которому осуществляется прием из основной памяти,Для проверки выполнения второго условия на блок 10 управления записью поступают два младших разряда адреса основной памяти с регистра 3 признаков. Эти разряды адреса при четырехкратном расслоении основной памяти определяют номер блока основной памяти.Разряды адреса...

Номер патента: 570049

Опубликовано: 25.08.1977

Авторы: Жиров, Сердюкова, Шильяков

МПК: G06F 13/00, G06F 15/167

Метки: обмена, процессоров

...жеи Ю.регистр 2 адреса в процессор поступают со- и в операции +ПРЕ.общения из канала от других модулей сис- Таким образом обмен между програмтемы н процессор может сам себе пос- ми центрального процессора с помощьюлать сообщение. раммно-аппаратных средств (операционнБлок 3 обеспечивает правильную времен- система + аппаратура) упрощает ,орвув последовательность работы всех осталь- низацию вычислительной системы и увеиых блоков. чивает быстродействие системы. Так каТак как блок 3 соединен с узлом 5, то имеется возможность групповой обработна регистре 6 формируется сумма адреса то время реакции на сообщение сокрвацаначала массива дескрипторов и номера бу О в Х раз,фера, передаваемого с регистра 2 черезгде 1 - время реакции на одно...

Номер патента: 575653

Опубликовано: 05.10.1977

Авторы: Амбарцумов, Бадешко, Щукин

МПК: G06F 13/00

Метки: внешним, вычислительной, накопителем, соряжения, цифровой

...паузы между словами,В блоке 1 управления формируютсякоманды, которые определяют режим работы устройства для сопряжения с.накопителем 10, Накопитель 10 предварительноустанавливают в исходное доложение,В режиме записи по команде из блока1 управления запускается блок временнойсинхронизации 3, устанавливается в 1 фтриггер 4, и выдается параллельный кодна вход установки в исходное состояниесчетчика 9 для подсчета числа щ. Тритгер 4 устанавливает разрешающий потенциал на первых входах элементов И 5 - 7и запрещающий на третьем входе элемента И 8, и начинается запись информациив накопитель 10,Иэ блока временной синхронизации 3поступает первый тактовый импульс, который проходит через элемент И 6 и записывается накопитель 10, Через...

Номер патента: 585496

Опубликовано: 25.12.1977

Авторы: Абрамова, Кошелев, Островская

МПК: G06F 13/00

Метки: ассоциативным, запоминающим, устройством

...10 занятости строк, элемента И 11, приоритетной схемы опроса 12, элемента И 13.Устройство 9 определения соответствия свободной строки состоит из регистра 14 соответствия, ряда элементов И 15 по одному на каждый триггер соответствия, двух элементов Иб 10 1 б 9( 16, 17 на обоих плечах каждого триггера, двух элементов ИЛИ 18 и 19,Система для управления ассоциатн.- ным запоминающим устройством работает следующим образом.Информация для каждой строки буферного эапоминакщего блока считывается из основного запоминающего устройства 1 целой строкой. В блоке ассоциативных регистров 4 запоминаются адреса строк основного запоминающего устройства с информациея, 4 инаемой в,буферном запомннакщем блоке 3. Адреса строк ассоцна"тивных регистров состоят...

Номер патента: 595720

Опубликовано: 28.02.1978

Автор: Сергеев

МПК: G06F 11/26, G06F 13/00

Метки: вычислительной, объектом, сопряжения, электронной

...выходов объекта в ппоттессоп, сигнализация процессоп об отклонении потенциалов на выходах объекта за пределы гпаниц областей 1 и О.Для выпочнения лтобой из сказанных операций процессор, через соответствт ютпие входы 16 задает блок синхпонизацти 9 коч операции и момент начала Операции. Адрес участвуючего в операции блока каналов либо задается нд входах устройства, связанных с регистром 1 О. и в начале опепации принимается в счетчик адРеГОв, входящий в этот регистр, либо обпазется пс тем увеличения на единиц состояния счетчика.В операциях, предт сматривающих прис.данных от процессора, эти данные задаются на входах устройства, связанных с тем же р 1 стро;т 1 Д и 1 лр з сптт( иэттотттт сй ТтГтстЭТОГО Р ГистЧД 11 ИтпЫ Т;тЧДсШ ЛапТЫ; ОКД-...

Номер патента: 624231

Опубликовано: 15.09.1978

Авторы: Бор, Галкин, Грачева, Иртегов, Петракова, Турченев, Шамин

МПК: G06F 13/00, G11C 7/00

Метки: блоков, памяти, сопряжения

...2 по цкпючены к оцним из вхоцов первого эпеменга И 3 и второго эпеменга И 4 соогвегсгвенно.Выхоцы первого эпеменга И З,поцкпючены к соогвегсгвующему вхоцу нанопигеля 5. Выхоцы второго элемента И 4 и третьего элемента И 6 поцкпючень к вхоцу элемента ИЛИ 7, выхоа которого соецинен с оцним из вхоцов накопигепя 5. Вхо- ЗО цы грегьего эпеменга И 6 соецинены с вхоцами формировагепей строба 8 и счигывания 9 и вхоцом эпеменга НЕ 10, выхоа когорого поцкпючен к соотвегсгвующим вхоцам первого элемента И 3 и второго эпоменга И 4. К вхоцам формирователей 8 и 9 поцкпючена шина счигывания. Поступающий,сигнал записи формируег ацрес очерецной орцинагы в формироваге О пе 2 и импульсы записи некоторой цпигепьносги Й в формировдгепе 1, причем и сгроб цпя...

Номер патента: 634265

Опубликовано: 25.11.1978

Авторы: Большанин, Гаврилюк, Долбилов, Медведев, Медведевских

МПК: G06F 13/00, G06F 15/16

Метки: вычислительных, двух, машин, сопряжения, цифровых

...слвига 42 поступает сигнал цз блока синхронизации ц управления 1 цкросц 1 срациями 27 на вход 17 четчцка сц)гов 16, после чего в ЦВМ 68 цз блока ицроццзации и управления мцкроопера Прц домене информацией по цццццытцве Ц В 51 )9стройство л ) я соГ ряжс)1 51 р 5100 т 1)ст сселуюлц оорызом.В с.учае наличия в ЦВМ 69 массива 11 цформациц, подготовленного к передаче в ЦВМ 68, ЦВМ 69 выставляет на вход 61 устройства команду Полво 1 зоны. которая здшцфровывдстся в шифраторе кссанл 11 в кол комдщы Запись в формате команлы 11 ВМ 68. РГ)зрешеццс на цп 1ы,)цк) цоступые" цд цхол 13 шифратор;1 к)ман,;1, 1 цз б.оКЫ Ицрпццэаццц ц уцрдц,1 ц 11 я МцнрОО Ц С Р 111 151 :5 10 15 20 25 30 35 40 45 50 55 1.:1 ямц 26 и:цт сцгцыл о готовности стройств 11...

Номер патента: 641434

Опубликовано: 05.01.1979

Авторы: Барышников, Бродовский, Ивлева, Кривего, Поляков, Узинский

МПК: G06F 13/00, G06F 15/16

Метки: вычислительных, машин, программного, сопряжения, электронных

...35 для командной информации, либо по шине 36 для числовой информации,Процесс приема и упаковки числовой и командной информации заключается в следующем: информация, побайтно поступающая по магистрали данных, распределяется с помощью тактового распределителя и груп. пы элементов И в блоке синхронизации, за писывается в блок буферной памяти, представляеющей регистр памяти ца триггерах.Процесс распределения аналогичен распрелелецию начальной адресной информации в счетчике адреса 18, Тактовый рас. пределитель поочередно разрешает прохож децие поступающей на вторые входы второй группы элементов И 15 информации на входы соответствующих разрядов блока буферной памяти, Разрядность тактового распределителя 11 и коэффициент деления счетчика 12...

Номер патента: 651335

Опубликовано: 05.03.1979

Авторы: Михайлов, Тужилин, Школин

МПК: G06F 13/00, G06F 15/16

Метки: сопряжения

...8 запроса, формирователь 9 управ устанавливает триггер 12 разрешения в едиляющих сигналов, элементы И 10 и 11 и ничное состояние. Триггеры 8 и 12 остаюттриггер 12 разрешения. ": ся в единичном положении все время работыУстройство работает следующим образом: данного коммутирующего элемента 2. СигОбмен информацией между, например, нал с триггера 12 поступает в формировавычислительными машинами (ВМ) внешни- тель 9, который формирует и передает слуми абонентами (ВА) производится через уст. жебное слово с уведомлением о предостав 30ройство сопряжения по интерфейсу, обеспе- ленин интерфейса ВА или об отказе в ВМ.чивающему передачу информационных и уп- После этого формирователь 9 блокирует церавляющих сигналов от ВМ к ВА и от ВА пи выдачи...

Номер патента: 682900

Опубликовано: 30.08.1979

Авторы: Климов, Коханов

МПК: G06F 13/00

Метки: ввода-вывода, каналов, оперативной, памятью, сопряжения

...заранее подготавливается адрес для пуска следующего блока оперативной памяти. Если блоки оперативной памяти свободны, то из устройства управления памятью поступает по входу 27 сигнал учета запроса, Этот сигнал выдается в ответ на каждый запрос и поступает на триггер 5 запроса, триггер б учета запроса и регистр 9 адреса. На триггере 5 запроса сигнал учета запроса формирует запрос длительностью три такта, необходимой для передачи накопленных трех слов из блока 3 буферной памяти в устройство управления памятью. Сигнал учета запроса подается от устройства управления памятью длительностью три машинных такта. На регистре 9 адреса сигнал учета запроса управляет приемом обновленных младших разрядов адреса с регистра 11 адреса. На...

Номер патента: 682901

Опубликовано: 30.08.1979

Авторы: Вальтер, Инго

МПК: G06F 13/00, G06F 15/78, G06F 9/50 ...

Метки: вычислительная, цифровая

...устройства устанавливается путем сравнения адресов запрашиваемых я,еек. Эта операция осуществляется схемами сравнения 11 - 16. Связь между блоками запоминающего устройства с каналами и процессором устанавливается при помощи схем коммутации 17 - 20 с управляющими входами 21 - 23 для кодовой магистрали 9 и с управляющпми входами 24 - 26 для кодозой магистрали 10.Каждая из схем сравнения 11 - 16 устанавливает факт наложения сигналов тоебований 27 - 29 со стороны некоторых устройств цифровой вычислительной машины к некоторому блоку запомина ощего устройства, Прямые С 1 - Сб и инверсные С 7 - С 12 выходы схем сравнения соединяются с соответствующими входами схемы приоритета (см. фиг. 2).По сигналу опроса требований 30 сигналы...

Номер патента: 692585

Опубликовано: 15.10.1979

Авторы: Брюс, Винсент

МПК: G06F 13/00

Метки: запоминающее, многоуровневое

...9 подается надекодирую-ввода-выводанаколйтеля 17 второго щий вход регистра накопится 8, При уровня, который уйравляется при по- таком доступе к накопителю 8 четыремощи сйгнала; Таким образом накопадреса конгруентного классапарадлель- ленные по одному из адресов койгруно считываютоя иэ накопителя 8, Каж р ентного класса данйые считываются дый из виртуальных адресов, котовесо второго уровня и передаются в считываются из блока 10 обработ- накбпитель В первого уровня.ки программ, вкомйараторе 11 сравнивается с виртуальным адресом, йсйоль-" если данные должны быть введены зуемйм для формирований двоичных 4 в устройство, то блок обработки 10 сигналов доступа к накопителю 8 пер- создает управляющий сигнал для логивого уровня. Если один из...

Номер патента: 732845

Опубликовано: 05.05.1980

Авторы: Редько, Стебунова, Тавьев, Тимофеев, Фесик

МПК: G06F 13/00, G06F 15/16

Метки: вычислительных, машин, сопряжения

...в линию 181 связи и приемом встречного кода команды из линии 184 связи, принимая (посылая соответствукнцие сигналы40, через внутреннюю магистраль 6 устройства в блок 7 усилителей связи с линией с/(на) управляющих шин 161 выдачи(обмена командами команд) устройствопереходит непосредственно к передаче данных. Приемом информации из канала ОМв устройство сопряжения управляет блок3 управления связью с основной машиной,БОсама информация с информационных шин10 выдачи основной машины поступает впервый буферный регистр 2 данных. Передачей информации из устройства сопряжения в линию 181 связи управляет блок 455управления линиями связи, информацияиз первого буферного регистра 2 данныхчерез внутреннюю магистраль 6 устройства и блок 74 усилителей...

Номер патента: 736105

Опубликовано: 25.05.1980

Авторы: Ломов, Терешкина, Шульгин

МПК: G06F 13/00

Метки: основной, памяти, процессором, сопряжения

...информация игнорируется, а с соответствующего регистра 2 через первый элемент ИЛИ 4 записываемая информация поступает на группу 8 элементов И-ИЛИ, а с выхода которой - на формирователь 9 и выходные регистры 5. формирователь 9 из 64-разрядной информации по коду 10 Хэмминга формирует 8 разрядов корректирующего кода, который вместе с информацией записывается в выходной регистр 5, соответствующий запущенному блоку. С этого регистра сформированное двойное 15 слово ( 72 разряда) передается на вторую группу информационных выходов в блок памяти и сохраняется на шинах до конца цикла памяти, Одновременно с информацией в блок памяти передается сигнал "Запись" 20 по управляющему выходу 13. В режиме "Чтение" информация из памяти поступает на...

Номер патента: 750489

Опубликовано: 23.07.1980

Авторы: Аноприенко, Белалов, Лихтер, Мельниченко, Харитонов

МПК: G06F 13/00

Метки: оперативной, памятью, процессора, связи

...может потребоваться запись от одного до восьми байтов. Номера байтов, информация которых будет записана в ОП, задаются единичными значениями соответствующих разрядов маски. Восьмиразрядный код маски формируется блоком 1 и пересылается в ОП через второй выход двумя порциями по четыре разряда одновременно с информационными словами, подлежащими записи. Код маски формируется в зависимости от микрооперации записи, младших разрядов адреса, определяющих адрес байта в границах двойного слова, и дополнительного кода, который при записи переменного числа байтов указывает адрес (номер) последнего записываемого байта. Этот код формируется в устройстве управления ЭЦВМ на счетчике последнего байта при командах, которые обрабатывают операнды...

Номер патента: 767768

Опубликовано: 30.09.1980

Авторы: Аленин, Котов

МПК: G06F 13/00

Метки: сопряжения

...элемент 3, первый элемент 4задержки, нормирующий элемент 5, второй элемент 6,задержки, второй ограничительный элемент 7, второй коммутационный элемент 8, третий ограничительныйэлемент 9, первый ограничительный элемент 10, триггер 11.3 ,767768Работает устройство следующим обра- Ф о р м у и а и з о б р е т е н и я зом в 25 Использование изобретения обеспечи . вает сопряжение отенциального сигнала произвольной полярности и преобразования произвольной длительности входного сигнала в нормируемую и регулйруеМую. ВНИИПИ Заказ 7196/45 Тираж 751 Подписное филиал ППП фПатентф, г. Ужгород, ул. Проектная, 4 На вход делителя 1 напряжения поступает импульсный сигнал произвольной полярности и амплитуды. С выхода последнего указанный сигнал...

Номер патента: 920695

Опубликовано: 15.04.1982

Авторы: Антонов, Артемьев, Домнин, Князев, Мамзелев, Швоев

МПК: G06F 13/00, G06F 15/16

Метки: вычислительной, многоканальное, многомашинной, обмена, системы

...информацией, Как только все машины5готовы к обмену информацией, передающая машина обращается к устрой"ству по адресу АЗ в цикле "Вывод",В информационной части цикла передаваемые данные через блок 24 посту Опают во внешний интерфейс по параллельным линиям 15. Параллельно данным во внешний интерфейс с выхода35 дешифратора управляющих сигналов 3 поступает стробирующий сиг - 5нал 14. В приемной машине данные слиний внешнего интерфейса 15 поступают на входы буферного регистра 4,и записываются в него по входномусигналу внешнего интерФейса 19. Од 20новремецно сигнал с выхода 35 сбрасывает триггер синхронизации 9 и устанавливает второй разряд регистрасостояний 8, активный уровень которого означает, что в буферный регистр 4 записаны данные,...

Номер патента: 991431

Опубликовано: 23.01.1983

Авторы: Комухаев, Любарский, Якуба

МПК: G06F 13/00

Метки: блока, выделения, информационного, программируемое, упорядоченного, циклически

...адресов, Информационные входыустройства через коммутатор А и блокБ выбора информации связаны с выходом устройства, а адресные входы через дешифратор В адреса и блок Г объединения адресов подключены к управляющим входам блока Б выбора информации.На чертеже показан пример конкретной технической реализации программи 20руемого устройства для выделения циклически упорядоченного информационного блока в случае 16 адресуемых информационных входов, для ко.орых не,обходимо иметь возможность выбора любых четырех из них (т.е. Б = 4, М:=16:4=4, К=1; 2; 3; 4, 1 = 0,1 у 215, 6 = 1.,2,3,4), причем блок Г выполнен на элементах 4 И-НЕ,а блокБ - на элементах 2-2-2-2-И-ИЛИ, 30Устройство работает следующим образом.Сигналы с информационных...

Номер патента: 1024926

Опубликовано: 23.06.1983

Авторы: Виталисов, Вольский, Меркуль, Фомичев

МПК: G06F 13/00

Метки: адресации, блоков, памяти

...ложнуюконфигурацию оперативной памяти, несоответствующую действительной памяти,Цель изобретения -повышение нецежности а также расширение технологических характеристик устройства за счет полуавтоматического задания адресов блоков памяти.Поставленная цель достигается тем,что в устройство для адресации блоковпамяти, содержащее О переключателей55отключения блоков блоков памяти ( Пчисло блоков памяти), И элементов И,шину адреса причем, выход, 1 -го переключателя отключения блоков памяти соединен с первым входом 1 -го элемента И, введено П регистров условныхадресов, й схем сравнения, дешифратор.кодов, мельтиплексор задания адресов,регистр задания адресов и счетчик синхроимпульсов, при этом выход у -го элемента И соединен с информационным...