421993

( вт. свидетельства -С 06 13(0 18-24 Заявлено 28.08.72 18238с присоединением зяявкПриоритет - Опубликовано 30.03.74. Гасударственныи камитеСовета Министров СССРйа делам изобретенийи открытии УДЫ 681.142.07(088.8) Бюллетень ЛЪ 12 ата опубликования описания 22.1.7 ХвторыЗЦОР(.ТЕИИ 5. М, Шехтман, В. М. Тарасевич, М. Л. Батанист и Т, М ЦК Я 51 ВИТЕ;Ь ПЕРЕКЛЮЧЕНИЯИХ УСТРОЙСТВ УСТРОЙСТВО Д ЗАПОМИНАЮ Э;1 Т3 запи байтПр ое о)рацсие ащения в ЗУ из ЗУ) один проводится последователь, т, е, в каждом цикле обрсывастся 1 или считываетсяинформации,и этом, чтобы установитьполучить координату точсети двя или четыре цикла)ежим раооть и, тресд ется обращения про ЗУ Изобретшиц отнсится к оцласти вычислительной техники, в частности к организациипамяти устройств ввода-вывода графическойинформации на экран электроннолучевойтруоки ЭЛТ).бВ настоящее время устройства вводя - выВода алфавитно-цифровой и графическойформации ня ЭЛТ обычно комплектуютсябуферным запомина(ощим устройством ЗУ),в котором хранится информация для регенсрации изображения на экране ЭЛТ.Обмен информацией между ЭВ1 и устройством ВВОдя- - выводя Ооьчно Ведстс 51 д(В 5 тиразрядиыми числами айтами), Этим цире.дел 5 ет(51 разрядн)сть (буферного 3(ицмии(н)- 15щего у(трой с) в(1.Дл 51 иолени 51 изццрс 1 жсни 51 ия экрсне Э,;1 Тиз ЗУ избирается информация, оиредслян)щая режим рацоты устройства, координатыточки, в которую нсоцходимо переместить луч 2ЭЛТ, ИЛИ Код звана, В 11 ВОдИМОГО Иа Энрсзн.Рс)ким рацоты устройства задается двумяайтами информации (признак приказаИрнказ)Д;15 НОЛ 1 сЕНИ 51 КоорднняТЫ Тоси(И ИзЗУ, В ЗЯВисиаОсти т режимЯ раооты( режим 25абсолютных значений или режим приращений), надо выбрать четыре или два байта информации, Код знака определяется однимбя(ттом информации,В известных устройствах ввода - вывода на 30 В предлагаемой схеме для повышения быстродействия введено дополнительное запоминающее устройство. Оба ЗУ, в зависимости от РСЖИЗа, МОГУТ ВКЛцсЯТЬСЯ ПОСЛСДОВЯТСЛЬНО И Л И П Я Р с) Л Л (. Л 1 И О .При параллельной рацоте за один цикл об)счнЕНИ 51 Из 3; В 1 б)И)с 110 ТС 51 дВс 1 яйТс 1 Иифор)Я 1 ИИ, Т. ( СКЦРОСТ В 1 ЦЦРКИ Ве,П 1 И 1 ВЯСТС 51 в два разяПоследовательная работа ЗУ осуществляется при оцмснс информацией между ЗУ и ка. ИЯЛОМ И В Р(ЖИМС В 11 ВОДс 1 Зис 1 КОВ, с 1 ТЯКЖ( П)И ЗсИИСИ ЦИЕРЯТОРОМ ИнфОР)1 Я 1 ИИ С ЯЛф:1. ВИТНО-Инф)ОВЦЙ КЛсВИст )Ь.Ня ертежс иокязяня стр кто рная схсзя включения ЗУ,Схем(состоит из запоминающих устройст 1 ЗУ - 0) и 2 ЗУ - 1) регистров 3 1( числа, счетчика 5 адресов, схем ИЛИ ), 7 и 8, схем И 9 и 10, схемы НЕ 11.В ЗУ - О помещаются четные байты информации ,000, 0010, 0100, 0110 и т, д.),и в ЗУ - - - байты информггцгггг, имсгощие нечстшяс помора (0001, .0011, 0101, 0111 и т, д,), В каждом регистре числа запоминается информация один байт), вводимая (или выводимая) в ЗУ. Счетчик адресов предусмот. рен для определения порядкового номера ячейки ЗУ, причем нулевой разряд этого счет. чика используется только ири последовательной работе ЗУ для счетчика адресов и для коммутации сигнала обращения к ЗУ.Схема работает следующим образом.При параллельной работе ЗУ сигнал Параллельная работа блокирует нулевой разряд 12 счетчика адресов и устанавливает на входе первого разряда счетчика сигнал Перенос, Сигнал Обращение к ЗУ подается одновременно на оба ЗУ, так как сигнал Параллельная работа идет через схемы ИЛИ 7 и Ь и разрешает прохождение сигнала Обращение к ЗУ через схемы И 9 и 10.Адрес байта в ЗУ определяется 1 - 12 разрядами счетчика адресов, Таким образом, в одном цикле происходит одновременно обращение к четному адресу в ЗУ - О и нечетному - в ЗУ - 1.При последовательной работе ЗУ нет блокировки нулевого разряда счетчика адресов (нет сигнала Установка О) и перенос на входе первого разряда счетчика устанавливается в зависимости от положения нулевого разряда,С выхода нулевого разряда счетчика снимается сигнал Четный адрес, который идет через схему ИЛИ 7 и разрешает прохождение сигнала Обращение к ЗУ через схему И 9.Таким образом, в этом цикле происходит обращение только к ЗУ - О, Пршиедший в этом циклсигнал Счет (вырабатываетсянекоторой задержкой от сигнала Обращешге к ЗУ) изменяет положение нулевого разряда счетчика адресов, т. с, изменяется иоляргюсть 5 сигнала Четный адрес. Этот сигнал проходит через схему НЕ 11 и схему ИЛИ 8 и разрешает подачу сигнала через схему И 10. Следовательно, пришедший в следующем цикле сигнал Обращение к ЗУ проходит гО только на запуск ЗУ в 1, Так проводитсяпоочередная выборка четного и нечетного байтов информации.Одновременно с пуском ЗУ сигнал Обращение к ЗУ коммутирует соответствующий 5 регистр числа.Предмет изобр етеиияУстройство для переключения запоминающих устройств, содержащее запоминающее 20 устройство, соединенное с регистром числа исчетчиком адресов, от,гичагощееся тем, что, с целью увеличения быстродействия, в него введены дополнительное запоминающее устройство, соединенное с дополнительным реги стром числа и счетчиком адресов, две схемыИ, схема НЕ и три схемы ИЛИ, причем запоминающие устройства и соответствующие им регистры числа подключены через соответствующие схемы И к выходам двух схем ЗО ИЛИ, первые входы которых соединенымежду собой через схему НЕ, соединенную с нулевым разрядом счетчика адресов, а третья схема ИЛИ включена между нулевым и первым младшими разрядами счетчика Зв адресов, вторые входы трех схем ИЛИ соединены с шиной разрешения параллельной работы, а вторые входы схем И - с шиной обращения к запоминающему устройству.421993Составитель Т. ГрушицкаяРедактор И. Грузова Техред 3. Тараненко Корректор А. Дзесова Заказ 5585 Изд. М 1426 Тираж 624 Подписное ЦНИИПИ Государственного комитета Совета Министров СССРпо делам изобретений и открытий Москва, Ж, Раушская наб., д, 4/5 Череповецкая городская типография