Устройство для деления п-раздельных чисел

Номер патента: 732868

Авторы: Лысиков, Цесин, Шостак

ZIP архив

Текст

ОП ИСАНИ ЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскнкСоцнелнстнческнкРеспублнк п 732868(53) УДК 681.325(088,8) ео делам иаобоетеинй и открытийДата опубликования описания 06.05.80(71) Заявитель Минский радиотехнический институт(54) УСТРОЙСТВО ДЛЯ ДЕЛЕНИЯРАЗРЯДНЫХЧИСЕЛ Изобретение относится к вычислитедьной технике н может быть применено при разработке быстродействующих устройств деления,Известно устройство ддя дедения, со 5 держащее комбинационный сумматор, входы которого соединены с шинами.значений 1 разрядов делимого и делители, а выход соединен с шиной значений т 1 разрядов остатка, выход его знакового разряда соединен с шиной значении цифр частного (11 Основным недостатком такого устройства является большое время подучениа цифры частного (оно примерно равно вреэ мени сложения двух тт- разрядных чисел), а также невозможность одновременного получения нескольких цифр частного.Известно устройство ддя дедения, содержащее формирователь устроенного делителя, комбинационный сумматор, узлы сравнения, узел формирования цифр частного и узел коррекции остатка Я,Основными недостатками его авдяютса сдожность и нерегудярность структуры, относительно низкое быстродействие при больших значениях количества одновременно Формируемых цифр чассного. Наиболее близким к предлагаемомуизобретению по технической сущности явпяется устройство дда деления, содерисащее регистр делителя, регистр делимого.и остатка, шифратор, бцок умножения,вычитатедь, блок коррекции регистр частного, адементы выбора нижнего иди верхнего значении цифр частного, соединенныес входом блока умножения, выход которого поступает на вход вычитатедя, а другой вход вычитатедя объединен с выходомрегистра делимого и остатка, соединенного также с входом шифратора, выход которого подключен к первому входу блокакоррекции, а второй вход блока коррекции соединен с выходом вычитвтедя 13Целью изобретения является увеличение быстродействия устройства,Ноставленная цель достйгается теч,что в устройство для деления введеныП /К счетчик К -разрядных узлов умножения (С=О-й/д), (йФ К ) - разрядныйсумматор, два вычитателя О - разрядный коммутатор остатка, элемент НЕ,счетчик коррекции частного, при этомвходы счетчика соединены с шинами (О 2.)старших разрядов делителя, а выход соединен со входом шифратора цифр, выходкоторого соединен с первыми входами узлов умножения, вторые входы которыхсоединены с соответствующей группойК разрядов делителя выходы узлов умножения соединены с соответствующей группой входов сумматора, вход уменьшаемоговторого вычитателя соединен с шиной делимого, а вход вычитаемого второго вычитателя соединен с шиной делителя, входуменьшаемого третьего вычитателя соединен с выходом второго вычитателя, а входвычитаемого первого вычитателя и входвычитаемого третьего вычитателя соединен с выходом сумматора, входы коммутатора остатка соединены с выходами Омладших разрядов первого и третьего вычитателей, а его управляющий вход соединен с выходом знакового разряда третьего вычитателя, выход коммутатора остатка соединен с шиной 0 разрядов остагка, вход счетчика коррекции цифр частного соединен с выходом шифратора, ауправляющий вход соединен через элементНЕ с выходом знакового разряда третьего вычитателя, выход счетчика коррекциичастного соединен с шиной частного.На чертеже приведена функциональнаясхема устройства,Устройство содержит счетчик 1 при 40нудительного округления делителя, шифратор 2, й/К К - разрядных узлов 3 умножения, (о+К ) разрядный сумматор 4,три (0 Ф К ) - разрядных вычит 4 теля5, 6 и 7 й- разридный коммутатор 8 ф45остатка, элемент НЕ 9 и счетчик 10 коррекции частного, вход счетчика 1 принудительного округления делителя соединенс шиной 11 ( К +2) старших разрядовшины 12 делителя, а выход соединен свходом делителя шифратора 2, вход дели 0мого которого соединен с шиной 13(Ь, +2) старших разрядов шины 14 делимого, а его выход соединен с первымивходами узлов 3 умножения, вторые вхо 55ды каждого из которых соединены с шинами 15 К разрядов делителя с учетомвесовой позиции 2 К - разрядного произведения, выходы узлов 3 умножения соеднноны с р:вцовесовычн иходачи сумчатоРа 4, вход "ньшаечого второго вычитателл 6 соедпнрн с шиной 14 О -разрядов делимого, а его вход вьгштаемогосоединен с шиной 12 о разрядов делителя, сдвинутых на К разрядов в сторонумладших разрядов, вход уменьшаемоготретьего вычитателя 7 соединен с выходом второго вычитателя 6, а его входвычитаемого соединен с выходом сумматора 4, вход уменьшаемого первого вычитателя 5 соединен с шиной 14 О -разрядов делимого, а его вход вычитаемогосоединен с выходом сумматора 4, входыкоммутатора 8 остатка соединены с выходами г 1 младших разрядов первого итретьеговычитателей 5 и 7, а его управляющий вход соединен с выходом 17 знакового разряда третьего вычитателя 7,выход коммутатора 8 остатка соединенс шиной 16 О разрядов остатка, входсчетчика 10 коррекции цифр частногосоединен с выходом шифратора 2, а егоуправляющий вход соединен через элемент НЕ 9 с выходом 17 знакового разряда третьего вычитателя 7, выход счетчика 10 коррекции частного соединен сшиной 18 К цифр. В устройстве счетчик1 принудительного округления делителяпроизводит прибавление к ( К +2) старшимразрядам делителя единицы к их младшему разряду, Шифратор 2 осуществляетделение ( К +2) старших разрядов делимого на принудительно округленные ( 5+2,старших разрядов делителя, С помощьюузлов 3 умножения и сумматора 4 формируется (Ь К ) - разрядное произведение П -разрядного делителя на К -разрядное частное, полученное на выходешифратора 2, В каждом узле 3 умножения осуществляется умножение К разрядов частного, полученных на выходе шифратора 2, на соответствующие К разрядов делителя с учетом весовой позиции2 К -разрядного произведения, В предлагаемом устройстве предполагается, чтовсе узлы 7 умножения, подобно шифратору 2, выполнены в виде логическихшифраторов Ь -разрядных кодов сомножителей в 2 К -разрядный код их произведения, Следует особо отметить, что вопределенных случаях с целью сокращенияоборудования и обеспечения регулярностиструктуры шифратора 2 и узла 3 умножения целесообразна реализация шифратора 2 в виде матрицы взаимосвязанныхсумматоров-вычитателей, а узлов 3 умно-:жения - в виде матрицы взаичосвязанн-:.х50 55 сумматоров, Здесь также предполагаетсячто во всех вычитателях и сумматоре используются пели ускоренного формирования заема и переноса, Коммутатор 8 остатка может быть реализован на алемен тах И-ИЛИ.Устройство работает следующим о разом,По шинам 14 и 12 поступают в прямом коде без знака Г 1 -разрядные дели мое и делитель (для определенности предполагается, что система счисления двоичная), В счетчике 1 лринудптельного округления делителя производится добавление К ( К +2) старшим разрядам делителя единицы в их младший разряд. Этим самым устраняется возможность получения в шифраторе 6, в котором производится деление (К +2) старших разрядов делимого на (К+2) разряда делителя, частного с избытком на выходе узла принудительного округления, Можно показать, что абсолютная погрешность (разность между значением частного, получаемого при делении 1 -разрядных чисел и значением частного, получаемого при делении усеченных ( 6+2) - разряднык чисел) при атом будет заключена в пределах Ос с 2-К 30Действительно, пусть х -значение делимого, поступаюшего на вход шины 14 устройства; у -значение делителя, посту лающего на входы шины 12 устройства; ХЛ - значение старших ( К +2) разрядов делимого, поступающих на вход делимого шичратора генерации К цифр псевдочастиого; У -значение старших ( К +2) разрядов делителя, поступающих на Вход счет 40 чика принудительного округления;Л:Х-ХЛ И У=Ч-ЗПокажем, .тохлОс -- Я"у, г-(к+4)45 .Здесь предполагается,чтоО с Х с , /, с у с 4 и( у,Выполнение левого условия, очевидно, поэтому ограничимся лишь доказательством неравенства:(1которое можно лералисать в виде К (У+2)- х У( 2У(У 1 ("ф 4) 68 6Нетрудно заметить, что максимальная абсолютная погрешность б дет в том случае, когда(у,-2") а")(") 2") у "фМ" Последнее соотношение можно привестик виду-(кл) -к , -(к+а) которое выполняется при всех значениях М, закшоченных в пределах 4/24 4, что и требовалось доказать, Но тогда значение К - разрядного частного, получаемого при делении усеченных чисел, может быть либо равно значению старших К разрядов частного, получаемых при делении К - разрядных чисел, либо меньше его на единицу младшего разряда с весом 2 к (вдальнейшем.будем говорить соответствено о точном и неточном значениях К - разрядного частного на выходе шифратора генерации К цифр частного).С помощью узлов 3 умножения и сумматора 4 формируется ( 1 + К ) - разрядное произведение и -разрядного, делителя на К -разрядное частное, полученное на выходе шифратора 2 генерации К цифр псевдочастного, С помощью второго и третьего вычитателей 6 и 7 производится вычитание из и -разрядного делимого 1 -разрядного делителя сдвинутого на К разрядов в сторону младших разрядов, а также ( о + К) - разрядного произведения., полученного на вь ходе сумматорв 4, Если получившаяся при атом разность положительна, то это означает, что сформированное шифратором 2 К -разрядное частное неточное и его необходимо скорректировать в счет чике 10 коррекции частного путем добавления единицы в его младший разряд, Коммутатор 8 остатка в этом случае соединяет выходмлаших разрядов третьего вычитателя 7 с шиной 16 о7 , 73286разрядов остатка, Если же получившаясяна выходе третьего вычитателя 7 разность отрицательна, то в шифраторе 2генерации К частного получено точноезначение К -разрядного частного, не тре-бующее дополнительной коррекции в счетчике 10 цифр частного, Коммутатор 8остатка в., этом случае соединяет выходР младших разрядов первого вычитателя 5, в котором сформирована разность 10делимого и. (о+К )-разрядного произведения, полученного на выходе сумматора 4,с шиной 16 о разрядов остатка.Ниже рассматривается, пример, поясняющий принцип работы и структурныеособенности устройства для деления оразрядных чисел (для определенностивыбраны й =12 и К=4),Пусть х= 101001111111=101010000000. Значение К цифр 20частного при делении Х наравнос.4 , 113.1, значение получившегосяпри этом остатка Х0000101001110000,Вычислительный процесс определенияостатка и четырех цифр частного в этомслучае организован следующим образом,В счетчик 1 принудительного округления делителя формируется результатО ==О,1 О 1 О 1 О+О,ООООО 1=ЭО=0,101011, в шифраторе 2 генерации четырех цифр частного формируется 4-разРядное частное 4=Х 4.О=0,101001::0,101011=0,3.111,с помощью узлов 3 умножения и сум матора 4 формируется 16-разрядное произведение Ь=У 7 =0,1001110110000000в вычнтателе 6 формируется разностьС 1 Х-У 2. 0,10011101013.10000, в вычитателе 7 формируется разностьР= С 4- Ь - -О, 0000000000010000, в вычитателе 5 формируется. разность1 =Х-Ь =0,0000101001110000.ЪТак как полученная на выходе третьего вычитателя 7 разность отрицательна 4то сформированное в шифраторе 2 4-разрядное частное Х точное и не требчется дополнительная коррекция, а сфрмированная в вычитателе 5 Разность Сявляется остаткомРассмотренное устройство используется для формирования г 1 -разрядного частного за и/ тактов, а также при постРоении матричных (однотактных) устро йствделения, Оно позволяет сократить времяформирования остатка ицифР частного(1 в сравнении с известнымустройством примерно в К Раз.Фор мул р изобретенияУстройство для деления л разрядных чисел, содержащее шифратор, первыйЬычитатель, вход уменьшаемого которогоподключен к шине делимого, соединеннойсо входом шифратора о т л и ч,а ю -щ е е с я тем, что, с целью повышениябыстродействия, в него введены счетчик о/К К-Разрядных (К= 1 12 ) узловумножения, ( ик ) - Разрядный сумматор, втоРой и третий вычитатели, 11 -разРядный коммутатор остатка, элемент НЕ,счетчик коррекции частного, при этомвходы счетчика соединены с шиной (К+2)старших Разрядов делителя, а выход соединен со входом шифратора, выход которого соединен с пеРвыми входами узловумножения, вторые входы которых соединены соответствующей группой К- разрядов делителя, выход узлов умножения соединен с соответствующей группой входом сумматора, вход уменьшаемого втоРого вычитателя соединен с шиной делимого, а вход вычитаемого второго вычитателя. соединен с шиной целителя,вход уменьшаемого третьего вычитателясоединен с вЫходом второго вычитателя,а вход вычитаемого первого вычитателяи вход вычитаемого третьеговычитателясоединены с выходом сумматора, входыкоммутатора остатка соединены с выходами Г 1 -младших Разрядов первого итретьего вычитателей, а его управляющийвход соединен с выходом знакового разряда третьего вычитателя, выход коммутатора остатка соединен с шиной г 1 -разрядов остатка, вход счетчика коррекциичастного соединен с выходом шифратора,а управляющий вход соединен чеРез элемент НЕ с выходом знакового Разрядатретьего вычитателя, выход счетчика коРрекции частного соединен с шиной частного,Источники информации,пРинятые во внимание при экспертизе732868 М, Де Редактор Л. Тираж 7 НИИПИ Государс по делам иэоб 13035, Москваэ 1737/ илиал ППП Патент", г, Ужгород, ул, Проект Б 1 жтель Г. Плешевл Ж, Кастелевич Корректо 51 Подписноевенного комитета СССРретений и открытийЖ, Раушская наб., д.

Смотреть

Заявка

2546280, 24.11.1977

МИНСКИЙ РАДИОТЕХНИЧЕСКИЙ ИНСТИТУТ

ЛЫСИКОВ БОРИС ГРИГОРЬЕВИЧ, ЦЕСИН БОРИС ВУЛЬФОВИЧ, ШОСТАК АЛЕКСАНДР АНТОНОВИЧ

МПК / Метки

МПК: G06F 7/52

Метки: деления, п-раздельных, чисел

Опубликовано: 05.05.1980

Код ссылки

<a href="https://patents.su/5-732868-ustrojjstvo-dlya-deleniya-p-razdelnykh-chisel.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для деления п-раздельных чисел</a>

Похожие патенты