Устройство для управления каналами

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 19) (1 2 г 11 4 0 06 10 ОПИСАНИЕ ИЗОБРЕТЕНИ АВТОРСКОМУ С ТЕЛЬСТВУ л, М 5 ий, В.М,Прон Б.В,Песин идетельство СССР 6 Р 13/10, 1979,СУДАРСТВЕННЫИ КОМИТЕТ СССР ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ КАНАЛАМИ(57) Изобретение относится к вычислительной технике, предназначено дляуправления каналами ввода-вывода,Целью изобретения является повышение надехности за счет восстановленипосле сбоя любой микропрограммы работы устройства, Устройство для уп372329 ран.ц цця каналами содержит регистрадреса текущей мцкрокоманды, буферный регистр 2 данных, узел 3 элементов И, буферный регистр 4 назначения,буферный регистр 5 адреса микрокоманды, основной регистр 6 данных,регистр 7 контроля, основной регистр8 адреса назначения, основной регистр 9 адреса микрокоманды, коммутаторы 10, 14, узел 11 элементов ИЛИ,регистр 12 ошибок, элемент И 1 5, эле -мент ИЛИ 13, сумматоры 17, 20 по модулю два, блоки 19, 31 управления адресом локальной памяти или регистров каналов, процессор 21, блок 2 микропрограммного управления, арифметикологический блок 23, оперативную память 24, локальную память 25, блок 26формировация микрокоманды, блок 27управления адресом микрокоманды,регистр 28 адреса канала, блок 29 вы"бора канала, синхронизатор 30 сбоевразделенного цикла, коммутатор 32шиц, блок 33 управления разделеннымциклом, блок 34 управления микропрограммными прерываниями, блок 35определения числа передаваемых байтов,блок 36 сравнения. 1 ил, Изобретение относится к вычислительной технике, предназначено дляуправления каналами ввода-вывода иявляется усовершенствованием изобретения по авт, св. М 877519.1 елью изобретения является повышение надежности за счет восстановления после сбоя любой микропрограммы работы устройства.На чертеже приведена блок-схемаустройства,Устройство для управления каналами содержит регистр 1 адреса текущеймикрокоманды, буферный регистр 2 данных, узел 3 элементов И, буферныйрегистр 4 адреса назначения, буферный регистр 5 адреса микрокоманды,основной регистр 6 данных, регистр 7контроля, основной регистр 8 адресаназначения, основной регистр 9 адреса микрокоманды, первый коммутатор10, узел 11 элементов ИЛИ, регистр12 оптибок, элемент ИЛИ 13, второй коммутатор 14, элемент И 15, группу управляющих входов 6 устройства, сумматор 17 по модулю два, группу адресных входов 18 устройства, первыйблок 19 управления адресом локальнойпамяти или регистров каналов, сумматор 20 по модулю 2, процессор 21,блок 22 микропрограммного управления,арифметико-логический блок 23, оперативную память 24, локальную память25, блок 26 формирования микрокомацпы, блок 27 управления адресом микрокоманды, регистр 28 адреса канала,блок 29 выбора адреса канала, синхронизатор 30 сбоев разделенного цикла,второй блок 31 управления адресом локальной памяти или регистров каналов,коммутатор 32 шин, блок 33 управления разделенным циклом, блок 34 управления микропрограммными прерываниями, блок 35 определения числа пе редаваемых байтов, блок 36 сравнения,входные шины 37-45 устройства, выходные шины 46-52 устройстваУстройство работает следующим образом.Операция ввода-вывода инициируется командой ввода-вывода, выполняемой процессором 21, В команде указанадрес канала и адрес устройства в канале. Затем из фиксированной областиоперативной памяти 24 считываетсяадресное слово канала, которое указывает адрес первого командного словаканала, содержащего код выполняемой 25команды, начальный адрес данных) 9счетчик передаваемых байтов и специальные признаки, Операция передачиданных в дальнейшем проходит под управлением командного слова канала, 30заполненного микропрограммой, реализующей команду ввода-вывода, в рабочей области локальной памяти 25 длякаждого канала и в регистрах каналов.Для адресации областей локальной памяти для каналов и регистров каналов35 микропрограмма заносит в регистр 28номер канала, на котором выполняется команда, Номер канала поступает н блок 29 выбора адреса канала, который формирует потенциал ныбранного в данный момент канала, При выполнении микрокоманды, обращающейся к области локальной памяти 25, по потенциалу канала и управляющему сигналу 16 блоки 19 и 31 вырабатывают коммутирующий сигнал 47, который адресует область локальной памяти 25 выбранного канала, а также поступает н коммутатор 32 щин, разрешая коммутациювыбранного канала с устройством, При 15считывании командного слова каналакод выполняемой команды, два младших бита адреса, четыре младших битасчетчика байтов и специальные признаки заносятся в регистры скоммутированного канала,Получив всю необходимую информацию, канал освобождает процессор 21для выполнения следующих команд ипродолжает работу, используя информацию, расположенную н локальной памяти 25 и регистрах канала при помощиразделенных циклов, которые служатдля передачи данных между каналом иоперативном памятью 24, следующихмикропрограмм: обработки состояния,организации цепочки команд и цепочкиданных, косвенной адресации данных,При необходимости вызвать соответствующую микропрограмму канал ус 35танавлинает запрос на микропрограммное прерывание, который вместе с кодом вызываемой микропрограммы черезгруппу щин 39 запросов поступает вблок 27 и в блок 34.40 Блок 34 по синхрониэирующему сигналу с щины 16, вырабатываемому блоком 22, фиксирует запросы от каналов и определяет наиболее приоритетный, 45 причем наивысщий приоритет у канала с меньщим номером. Исключение составляет запрос на микропрограмму косвенной адресации данных, который обладает наименьщим приоритетом, т.е. этот запрос обрабатывается только после обслуживания запросов других каналов, даже менее приоритетных,Способ обнаружения ошибок в устройстве основан на введении дополни 55 тельной аппаратуры для формирования кода, в котором машинная ошибка сводится к логической ошибке, Схемы контроля рассчитаны в основном на обнаружение однократных и нечетных многократных ошибок, Основным методомконтроля является контрол по нечетности щин, Схема: блок контроля исумматор 17, обнаруживая четное число единиц (включая контрольное),выдает сигнал ощибки. Кроме контроляпо нечетности используется и другиеметоды, в частности контроль дублированием блока управления адресом локальной памяти или регистров каналов, для чего кроме основного блока19 приведены второй блок 31 и блок 36сравнения, выдающий сигнал ошибки,Восстановление после сбоя рассчитано на перемежающиеся сбои, которыевызываются изменением таких факторов,как температура, изменение напряжениявторичных источником питания, помехии т,д. и заключаются в повторениисбойной микрокоманды, Для повторениянеобходимо иметь адрес сбойной микрокоманды и исходные операнды,В выбранной системе микрокомандчасть функций текущей микрокомандывыполняется в цикле следующей микрокоманды, Поэтому сбой каждой микрокоманды может в зависимости от еготипа фиксироваться в ее цикле или вследующем и запоминать информацию длясоздания контрольной точки для восстановления нужной для сбойной микрокоманды (ошибка типа 1) и предыдущей(типа 2), отсюда следует, что длявосстановления необходимо два каскадарегистров, запоминающих состояние досбоя - основные регистры отражаютсостояние для предыдущей микрокоманды, а буферные - для текущей микрокоманды.В каждой микрокоманде состояниебуферного регистра адреса микрокоманды 5 переписывается в основной регистр 9 адреса макрокоманды, а чатемв буферный регистр 5 переписываетсятекущее значение адреса микрокомандыиз регистра 1 адреса текущей микрокоманды, причем стробы для занесенияв указанные регистры поступают пошине 16 с выхода блока 22. При этом происходит занесение нбуферные регистры данных 2 и адресаназначения 4 и основные регистры 6 и8 соответственно, При возникновениисбоя сигнал об ошибке от одного изсумматорон 17 по модулю два или иэблока 36 поступает на группу элемен1372329 тов И 3, на вход которой поступаютстробы, с выхода блока 22 по шине 16,а с выходов группы узла элементов И3 поступают на вход регистра 7 и навход группы узла элементов ИЛИ 11,где объединяются по типам ошибок взависимости от времени возникновения,С выхода группы узла элементов ИЛИ11 типы ошибок поступают в регистр 12 10и на коммутатор 14,на второй входкоторого с выхода блока 29 поступаетпотенциал канала, при работе которого возник сбой, а на первый вход -стробы с выхода синхронизатора 30,40 Кроме того, выход синхронизатора 30 блокирует установку регистра 12.Выход регистра 12 ошибок собирается элементом ИЛИ 13 для выработки общего сигнала ошибки, который с выхо 45 да элемента ИЛИ 13 подается на вход элемента И 15 для блокировки строба переписи из буферных регистров 5, 2 и 4 в основные регистры 9, 6 и 8 соответственноСтроб переписи, заведенный с выхода блока 22 на вход элемента И 15, проходит или не проходит через элемент И 15 в зависимости от блокировки с выхода элемента ИЛИ 13. Основные регистры 9, 6 и 8 и регистр 7 контроля через коммута тор 1 О могут быть прочитаны и проанализированы микропрограммой восстановления. 50 Разделенный цикл служит для обмена данными между памятью и каналамии выполняется как микрокоманда 11 а 20мять", Он может прерывать любую выполняющуюся микропрограмму, а сбои,которые могут возникнуть в разделенном цикле, относятся не к прерванноймикропрограмме, обслуживающей какой 25либо канал, а к каналу, по требованию которого выполнялся разделенныйцикл, Коммутатор 14 и синхронизатор30 служат для разделения сбоев в микропрограммах и в разделенных циклахи для определения связанных с этимипроцедурами каналов, Информационныйсигнал в синхронизатор 30 поступаетс выхода блока 33 управления разделенным циклом, Стробированный сигнал.сбоя в разделенном цикле с выхода 35коммутатора 14 через выход устройства по шине 51 поступает в каналы дляустановки сбоя в канале,Формулаизобретения Устройство для управления каналами по авт, св, 1 877519, о т л и ч а ю ш е е с я тем, что, с целью повышения надежности за счет восстановления после сбоя любой микропрограммы работы устройства, в него введены регистр адреса текущей макрокоманды, основной и буферный регистры данных, второй блок управленияадресами локальной памяти и регистров каналов, основной и буферный регистры адреса микрокоманды, регистрконтроля, два коммутатора, регистрошибок, синхронизатор сбоев разделенного цикла, блок сравнения, узел элементов ИЛИ, узел элементов И, элемент ИЛИ, элемент И, причем группа управляющих входов устройства соединена с управляющими входами регистра адреса текущей микрокоманды, буферных регистров адреса микрокоманды данных адреса назначения, второго блока управления адресами локальной памяти и регистров каналов, синхронизатора сбоев разделенного цикла, регистра контроля, узла элементов И и первым входом элемента И, группыадресных входов устройства соединеныс группой информационных входов регистра адреса текущей микрокоманды, выходы которого соединены с группой информационных входов буферного регистра адреса микрокоманды, выходыкоторого соединены с группой информационных входов основного регистра адреса микрокоманды, выходы которого соединены с первой адресной группой входов первого коммутатора, информационная, управляющая и вторая адресные группы входов которого соединеныс выходами соответственно основногорегистра данных, регистра контроля иосновного регистра адреса назначения, выход первого коммутатора соединен с первой информационной адресной группой выходов устройства, информационная группа входов которого соединенас группой информационных входов буферного регистра данных, выходы которого соединены с группой информационных входов основного регистра данных, информационные выходы первого блокауправления адресами локальнои памяти и регистров каналов соединены с первой группой входов блока сравнения и группой информационных входов буфер1372329 Составитель Б.ЦесинТехред М.Ходаиич Корректор Л.Пилипенко Редактор В,Данко Заказ 484/41 Тирах 704 Подписное Б 11 ИИПИ Государственного комитета СССР по делам изобретений и отКрытий 113035, Москва, Ж, Раушская наб., д, 4/5Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная, 4 ного регистра адреса назначения, выходы которого соединены с группой информационных входов основного регистра адреса назначения, выход блокауправления разделением циклов соединен с информационным входом синхронизатора сбоев разделенного цикла, выход которого соединен с управляющимивходами второго коммутатора и регист ра ошибок, выходы блока выбора адреса канала соединены с адресной группой входов второго коммутатора игруппой информационных входов второгоблока управления адресами локальной 15памяти и регистров каналов, информационные выходы которого соединены свторой группой входов блока сравнения, выход которого и группа контрольных входов устройства соединеныс группой входов узла элементов И,выходы которого соединены с группойинформационных входов регистра контроля и через узел элементов ИЛИ - сгруппой информационных входов регистра ошибок и информационной группойвыходов второго коммутатора, выходыкоторого являются второй информационно-адресной группой выходов устройства, выход регистра ошибок через элемент ИЛИ соединен с контрольным входом блока управления адресом микрокоман 1 и вторым входом элемента И,выход которого соединен с управляющими входами основных регистров адреса микрокоманды, данных и адресаназначения,