Арифметико-логическое устройство

Ющ,ь-., ант. Ц" ОП ИИЗОБРЕТЕНИЯ Союз СоветсиикСоцианистичесиикРеспублик(51)М. Кл. бг 06 Р 7/38 с нрисоединением заявки М(23 ) Приоритет ГбвуАарстааннмй квинтет СССР до делам навбратеннй н вткрмтнйДата опубликования описания 20,12.79(71) Заявитель Минский радиотехнический институт(54) АРИФМ ЕТИКО-ЛОГИЧЕСКОЕ УСТРОЙСТВО 2 Изобретение относится к области вычислительной техники и может быть применено при разработке быстродействующих арифметико-логических устройств. (АЛУ), выполняющих логические операции, а также операции двоичной и десятичной арифметики,Известно быстродействующее АЛУ,"содержащее блок двоичной арифметики,предназначенный для выполнения арифметических,операций иад двоичными числами и логических операций, и блок цифровой десятичной арифметики 1Основными недостатками известногоАЛУ являются простаивание блока двоич-,ной арифметики при работе блока цифровой десятичной арифметики и наоборот, атакже большой объем оборудования,Наиболее близким по технической сущности к предложенному является арифметико-логическое устройство, содержащеедва входных регистра, узел транзита, инвертирования и десятичной коррекции,узел формирования логических функций,узел формирования межтетрадных переносов, узел формирования внутритетрадныхпереносов, узел поразрядной селекции, выходной регистр, узел формирования признаков операций, причем входы узла транзита, инвертирования и десятичной коррекции соединены с прямыми и инверснымивыходами первого входного регистра, авыходы подключены к первой группе входов узла формирования логических функций, ко второй группе входов которогоподключены выходы второго входного регистра, первая и вторая группа выходовузла формирования логических функцийсоединены соответственно с первой и второй группами входов уэна формированиямежтетрадных переносов, узла формирования внутритетрадных переносов и узла поразрядной селекция, третья группа выходов узла формирования логических функцийсоединена с третьей группой входов узлапоразрядной селекции четвертая и пятая группа входов которого подключенысоответственно к выходам узла формиро3 70380ванин внутритетрадных переносов и узлаформирования межтетрадных переносов,выходы узла поразрядной селекции подклю" ченьГко входам выходного регйстра, тре- .тья группа входов узла формирования 5внутритетрадных переносов подключена квыходам узда формирования межтетрадныхпереносов, выходы узда формированияпризнаков операций подключены к управ10ляющим входам узла транзита, инвертиро,вания и десятичной коррекции и узла поразрядной селекции 21 ,Основным недостатком известного АЛУявляется влияние узлов выходного десятич 15ного корректора и поразрядной селекциина временной цикл АЛУ.Целью изобретения является увеличе 1ние быстродействия арифметико-логического устройства.Поставленная цель достигается тем,что устройство содержит дополнительныеузлы транзита, инвертирования и десятичной коррекции, формирования логическихфункций и формирования внутритетрадных 25переносов, причем входы дополнительногоузла транзита, инвертирования и десятичной коррекции подключены к прямым .иинверсным выходам первого регистра, авыходы подключены к первой группе входов дополнительного узла формированиялогических функций, первая и вторая группы выходов которого соединены соответственно с первой и второй группой входов дополнительного узла формирования 35внутритетрадных переносов, третья группа выходов которого подключены к выходам узла формирования межтетрадных переносов; а выходы соединены с шестойгруппой входов узла поразрядной селекции,седьмая группа входов которого подключена к третьей группе выходов дополнительного узла формирования логических функ,ций, вторая группа входов которого подключена к выходам второго регистра.Кроме того, узел поразрядной селекциисодержит в каждом разряде элементы Ии ИЛИ, причем выходы элементов И,подключены ко входам элемента ИЛИ, выход50которого соединен с выходом соответствующего разряда узла поразрядной селекции, первые входы первого, второго и третьего элементов И соединены с соответствующими входами первой, второй и третьей групп входов узла поразрядной селекции; а вторые входы соединены соответственно с первым, вторым и третьим управляющими входами узла поразрядной селекцни, соответствующий вход третьей группывходов подключен также к первому инверсному входу четвертого элемента И и первомупрямому входу пятого элемента И, второй прямой и второй инверсный входы которых соединены с соответствующим входом четвертой группы входов узла поразрядной селекции, первый инверсный вход шестого элемента И и первый прямой вход седьмого элемента И подключены к соответствующему входу седьмой группы входов узла поразрядной селекции, соответствующий вход шестой группы входов которого соединен со вторым прямым входом шестого и вторым инверсным входом седьмого элемента И, третьи инверсные входы которых совместно с третьими прямыми входами четвертого и пятого элементов И подключены к соответствующему .входу пятой группы входов узла поразрядной селекции, четвертый управляющий вход которо 3"о соединен с четвертыми входами четвертого, пятого, шестого и седьмого элементов И. Сущность изобретения поясняется чертежами, где на фиг. 1 приведена структурная схема АЛУ, нв фиг. 2 - функциональная схема узла транзита, инвертирования и десятичной коррекции (для определенности рассматривается 1 -я тетрада), на фиг. 3 - функциональная схема узла поразрядной селекции (для определенности рассматривается 1 -й разряд 1-ой тетр ады узла пор азрядной селекции ).Устройство содержит двв регистра 1 и 2, узел 3 транзита, инвертирования и десятичной коррекции, входы которого соединены с прямым 4 и инверсным 5 выходами входного регистра 2, узел 6 формирования логических функций И, ИЛИ, исключающее ИЛИ", входы которого соединеныс выходом входного регистра 1 с выходом узла 3 транзиств, инвертирования и десятичной коррекции, узел 7 формирования межтетрадных переносов,. входы которого соединены с выходами 8 и 9 значений функций соответственно И и ИЛИ узла 6 формирования логических функций, узел 10 формирования внутри- тетрадных переносов, входы которого соединены с выходом узла 7 формирования межтетрвдных переносов, а также с выходами 8 и 9 значений функции соответственно И и ИЛИ узла 6 формировании логических функций;узел 11 поразрядной селекции, входы которого соеди- нены с выходами 8, 9 и 12 значений5 703808функции соответственно И, ИЛИ, "искщочающее ИЛИ" узла 6 формированиялогических функций, выходной регистр 13,узел 14 формированияпризнаков операций,выходы 15 которого соединены с управляюшими входами 16 и 17 соответственно узла транзита, инвертированияи десятичной коррекции и узла 1 1узел 18 транзита, инвертирования и десятичной коррекции, входы которого соеди 1 Оиены с прямым 4 и инверсным 5 выходами входного регистра 2, а управляющийвход 19 соединен с выходом 15 узла 14формирования признаков операции, допоп 15нитепьный уэеп 20 формирования погических функций И, ИЛИ, исключающее ИЛИ",входы которого соединены с выходомвходного регистра 1 и с выходом дополнитепьного узла 18 транзита, инвертиро 20вания и десятичной коррекции, дополнительный узеп 21 формирования внутритетрадных переносов, входы которого соединеныс выходами 22 и 23 значений функцийсоответственно И и ИЛИ узла 20 формирования логических функций, а также свыходом узла 7 формирования межтетрадных переносов. Дополнительные входы узла 11 поразрядной селекции соединены свыходом 24 значения функции исключающее ИЛИ" узла 20 формирования погических функций, с выходами узла 7 формирования межтетрадных переносов и узлов10 и 21 формирования внутритетрадныхпереносов. Выход узла 11 поразряднойсепекции соединен со входом выходногорегистра 1 3,Уэеп 18 транзита, инвертирования идесятичной коррекции (фиг. 2) содержитвыходной коммутатор 25, входы 26 кото Орого соединены с прямыми ( Х 41,Х 1,Х 21,Х;)входами входного регистра 2 значения которых поступают на выходыкоммутатора 25 при наличии управпяюшего сигнала со входа 27. Входы 428 коммутатора 25 соединены с инверсными (Х 4. Х 5 1 Х;, Х) выходами входного регистра 2, значения которыхпоступают на выходы коммутатора25 при наличии управляющего сигналасо входа 29, Вход 30 кочмутатооа 25.соединен. с выхода значения Хвходного регистра 2, вход 31 - с выходомзначения Х . входного регистра 2.а 1ЮВ уэеп 18 входят также эпеменФ искпючающее ИЛИ 32, входы которого соединены с выходами значений Х , Хвходного регистра 2, а его выход соединен со входом 33 коммутатора 25, апемент И 34, входы которого соединены с выходами значений Х Я )(21входного регистра 2, а его выход соеди нен со входом 35 коммутатора 25, значения с входов. 30, 31, 33 и 35 которого поступаютна выходы коммутатора 25 при наличии управляющего сигнала со входа 36., Узел 11 поразрядной селекции (фиг, 3)содердит элемент.И 37, прямой вход которой соединен с выходом значения функции И узла 6 формирования погических функций, значение Д поступает ка выход узла 11 поразрядной селекции при напичии на втором прямом входе элемента И 37 управпяющего сигнала со входа 38, элемент И 39, прямой вход которого соединен с выходом значения Т функции ИЛИ узда 6 формирования логических функций, поступающего на выход узла 11 поразрядной сепекиии при наличии на втором прямом входе алемента И 39 управляющего сигнала со входа 40, элемент И 41, прямой вход которого соединен с выходом, значения Н функции. "нскпючающее ИЛИ" узла 6 формирования логических функций, поступающего на выход узла 11 поразрядной селекции при наличии на втором прямом входе эпемента И 41,управпяюшего,сигнапа со входа 42, Выход значения Н функции "исключающее ИЛИ" узла 6 формирования логических функций соединен с инверсным входом апемента И 43 и с прямым входом апемента И 44. Выход С. узла 10 формирования внутритетрадных переносов соединен с прямым входом элемента И 43 и с инверсным входом элемента И 44.Выход значения Н функции искпючающее ИЛИ" узла 20 формирования логических функцйй соединен с инверсным входом эпемента И 45 и.с прямым входом эле-,Мента Й 46. Выход Р узла 21 фор- мирования внутритетрадйых переносов соединен с прямым входом элемента И 45 и с инверсным входом эпемента И 46, Выход Р узпа 7 формирования меж тетрадных переносов, формирующего перенос из 1-ой тетрады, в которой находится 1 -й разряд, соединен с прямыми входами эпемента И 43 и элемента И 44, а также с инверсными входами элемента И 45 и элемента И 46. При наличии управляющего сигнала со входа 47 на пря- .мых входах элементов И 43-46 происходит передача информации с их входов на выход узла 11 поразрядной сепекпии и17038элемент ИЛИ 48, входы которого соединены с выходами элементов И 37, 39,41 и 43-46.АЛУ работает следующим образом.При выполнении логических операцийоперанды поступают на входные регистры1 и 2. Узлы 3 и 18 транзита, инвертирования и десятичной коррекции пропускают информацию транзитом (беэ преобразования). С помощью узла 6 формированин логических функций выполняются.логические операции, И, ИЛИ, "исключающее ИЛИВыходы 8, 9 и 12 соединены с узлом 11 поразрядной селекции, науправляющий вход 17 которого подансигнал нужной логической операции, после чего на выходе узла 11 появится результат, который записывается в выходной регистр 1 3,При выполнении операций десятичной,арифметики в случае, когда операндыимеют одинаковые знаки, они обрабатываются в прямых кодах, Операнды поступатот на входные регистры 1 и,2, Узел18 транзита, инвертирования идесятичной коррекции пропускает информациютранзитом, а узел 3 транзита, инвертирования и десятичной коррекции осущест,вляет увеличение каждой десятичной цифры на шесть. Межтетрадные переносы вузле 7 формируются с учетом избытка,введенного в каждую десятичную цифру.Внутритетрадные переносы, сформирован-ные узлом 10 формирования внутритетрадных переносов, формируются с учетомизбытка шесть, а внутритетрадные переломы, сформйрованные узлом 21 ормирования внутритетрадных переносов - безучета избытка. шесть. Узел 6 формирова 40ния логических функций формирует результат поразрядного сложения по модулю двас учетом введенного избьтка шесть, аузел 20 формирования логических функ-ций - без учета избытка шесть, В узле4511 поразрядной селекции осуществляетсяпоразрядное сложение по модулю два результата, сформированного.узлом 10 формирования внутритетрадных переносов, изначения функции исключающее ИЛИ"50сформированного узлом 6 формированиялогических функций, а также поразрядноеслежение по модулю два результата, сформированного узлом 21 формирования.внутритетрадных переносов, и значения55,функции исключающее ИЛИ, сформированного узлом 20 формирования логических функций. При этом, если возник перенос иэ .1-ой тетрады, на выход посту 08 8пает результат тетрады, учитывающий введенный избыток шесть, а если такого переноса не возникло - неучитывающий избыток шесть. Знак результата определяется знаком операндов. В случае, когда операнды имеют разные знаки, операнд с положительным знаком подается в входной регистр 1, операнд со знаком минус - во входной регистр 2. При этом узел 3 транзита, инвертирования и десятичной коррекции осуществляет инвертирование операнда, аузел 18 транзита, инвертирования и десятичной коррекции - формирование допол 1 нения до девяти каждой десятичной цифры. Далее вычислительный процесс происходит аналогично рассмотренному выше, Если результат получается со знаком минус, та для получения прямого кода отрицательного числа последний поступает во входной регистр 2, а во входной регистр 1 записываются нули. Затем все происходит аналогично сложению десятичных чисел.При выполнении операций двоичной арифметики при-сложении операндов узлы 3 и 18 транзйта, инвертирования и десятичной коррекции пропускают информацию транзитом, а при вычитании - осуществляют инверсию операнда (при вычитании операнд поступает на входной регистр 2). В дальнейшем процесс происходит аналогично=йроцессу выполнения операций десятичной арифметики при одинаковых знаках операндов. Однако, независимо от того, возник перенос из т -ой тетрады, где находится-й разряд, или нет, результат получится одинаковый, так как узлы 3 и 18 транзита, инвертирования и десятичной коррекции дают на выходе одинаковые значения.Данное арифметико-логическое устройство позволяет повысить быстродействие примерно на 25% при увеличении объема оборудования на 20% (формат обрабатываемой информации двухбайтный, формирование разрядных переносов по параллельно-параллельному способу). Это достигнуто за счет того, что из АЛУ исключен узел выходного десятичного корректора, вносящий временную задержку при выполнении всех операций, а узел поразрядной селекцииобъединен с узлом поразрядного формирования суммы, что фактически исключило временную задержку и на селекцию информации.Формула изобретения1; Арифметико-логическое устройство,содержащее два входных регистра, узел10 703808 1 Овходами первой, второй и третьей групп20 входов узла поразрядной селекции, а вторые входы соединены соответственно с первым, вторым и третьим управляющимиму входу четвертого элемента И и первому прямому входу пятого элемента И,второй прямой и второй инверсный вхо- .30 ды которых соединены с соответствук- шим входом четвертой группы входов узла поразрядной селекции, первый инверсный вход шестого элемента И и первыйпрямой вход седьмого элемента И подключены к соответствующему входу седьмойгруппы входов узла поразрядной селекции,соответствующий вход шестой группы вхо 40 50 55 Гтранзита, инвертирования и десятичной коррекции, узел формирования логическю; функций, узел формирования межтетрадных переносов, узел формирования внутритетрадных переносов, узел поразрядной селекции, выходной регистр, узел формирования признаков операций, причем входы узла транзита, инвертирования и десятичной коррекции соединены с прямыми и инверсными выходами первого входного регистра, а выходы подключены к первой группе входов узла формирования логических функций, ко второй группе входов которого подключены выходы второго входного регистра, перваяи вторая группы выходов узла формирования логических . функций соединенй соответственно с пер вой и второй группами входов узла формирования межтетрадных переносов, узла формирования внутритетрадных переносови узла поразрядной селекции, третья группа выходов узла формирования логи ческих функций соединена с трутьей груп-, пой входов узла поразрядной селекции, 2 четвертая и пятая группы входов которого подключены соответственно к выходам узла формирования внутритетрадных переносов и узла формирования межтет,радных переносов, выходы узла поразрядной селекции подключены ко входам выходного регистра, третья группа входов узла формирования внутритетрадных пере-. носов подключена к выходам узла формирования межтетрадных переносов, выходы узла формирования признаков операций подключены к управляющим входам узла транзита, инвертирования и десятичной коррекции и узла поразрядной селекции, о т л и ч а ю щ е е с я тем, что, с целью увеличения быстродействия, устройство содеркит дополнительные узлы транзита, инвертирования и десятичной коррекции, формирования логических функций и формирования внутритетрадных переносов, 4 причем входы дополнительного узла транзита, инвертирования и десятичной коррек ции подключены к прямым и инверсным выходам первого регистра, а выходы подключены к первой группе входов допоанцтельного узла формировании логичеоких функций первая и вторая группа выходов которого соединены соответственно с пер Юй ивторой группой входов дополнитель. ного узла формирования внутритетрадных переносов, третья группа выходов которога ттодключена к выходам узла формирования межтетрадных переносов, а выходы соединены с шестой группой входов узла аоразрядной селекции, седьмая группа вхо- дов которого подключена к третьей группе выходов дополнительного узла формирования логических функций, вторая группа входов которого подкпюченв: к выхода м второго регистра,2, Арифметико-логическое устройствопо и. 1, о т л и ч а ю щ е е с я тем,что узел поразрядной селекции содержит .вкаждом разряде элементы И и ИЛИ, прт чем выходы элементов И подключены ко входам элемента ИЛИ, выход которого со единен с выходом соответствующего разряда узла подразрядной селекции, первыевходы первого, второго и третьего элементов И соединены с соответствующими входами узла поразрядной селекции, соответствующий вход третьей группы входов подключен также к первому инверснодов которого соединен со вторым прямым входом шестого и-второго инверсным входом седьмого элемента И, третьи инверсные входы которых совместно с третьими прямыми входами четвертого и пятого элементов И подключены к соответствующему входу 1 пятой: группы входов узла поразрядной селекции, четвертый управляющий вход которого соединен с четвертыми входами четвертого, пятого,шестого и седьмого элементов И. Источники информации,принятые во внимание при экспертизе 1 Дроздов. Б, А, и др, Электронные вычислительные машины ЕС, М., Машиностроение, 1976, с, 206-213, 2, Отчет по НИР Б 307997 Исследование некоторых вопросов,организации структуры и использования ЭВМ ", УП этап,17/72, Минск, МРТИ, 1973,с.167 (прототип)