Патенты с меткой «разрядных»

Номер патента: 993256

Опубликовано: 30.01.1983

Авторы: Гузенко, Лисник, Пухов, Стасюк

МПК: G06F 7/544

Метки: вычисления, квадратов, разрядных, суммы, чисел

...(где 1 а 1,2 и) содержит 1 групп элементов И 10 и сдви нут относительно (1-1)-го на,одинразряд вниз. Сумматор 2 выполнен из(2 п) последовательно соединенныходноразрядных. сумматоров. Схема сравнения 3 выполнена из и сумматоров 11 25 по модулю два 12 и элемента ИЛИ 4,причем выход каждого 1-го сумматора.по модулю два 12 подключен к 1"мувходу.элемента ИЛИ 4, выход которого,соединен с выходом 9 регистрации кон- ЭО ца переходного процесса в устройстве. Каждая группа элементов И 10 матрицы 1 содержит К двухвходовых элементов И 13, причем первый вход каждого -го элемента И 13 ( у :з 1,2,К 35 является Л-1) -ым входом группйэлементов И 10 матрицы.1 и групп элементов И. Второй вход-го элемента И 13 группы элементов И 10 матрицы 1 из...

Номер патента: 1003077

Опубликовано: 07.03.1983

Авторы: Лопато, Шостак

МПК: G06F 7/52

Метки: разрядных, умножения, чисел

...удвоения содержимого накапливающего сумматора 3 производится путем З 5подачи соответствующего управляющегопотенциала на вход 14 запрета суммирования. Работа устройства начинается с 4 О момента прихода первого синхроимпульса на вход 12 синхронизации устройства. По этому синхроимпульсу фор-. мируется управляющий сигнал на выходе элемента И 9 а группы 8 элементов И (так как только С У 1), который 45 производит передачу соответствуниаимобразом сдвинутого множимого с выходов элементов И 5 второй строки матрицы 4 через группу 6 элементов ИЛИ 7 в накапливающий сумматор 3, 50 а также осуществляет установку восьмого разряда регистра 2 множителя в нуль с разрешения синхроимпульса поступающего на его синхровход с входа 12 синхронизации устройства,...

Номер патента: 1019437

Опубликовано: 23.05.1983

Автор: Протасевич

МПК: G06F 7/02

Метки: двоичных, разрядных, сравнения, чисел

...работы.Посмвленная цель достигается тем, что в устройстве для сравнения е-разрядных двоичных чисел, содержащем два элемента ИЛИ и в поразрядных узлов сравнения, причем первый выход каждого 1 го поразрядного узла сравнения соединен с 1-ым входом первого элемента ИЛИ, второй выход каждого 1-го лоразрядиого узда сравнения,подключен к -ому входу второго элемента ИЛИ, третий выход каждого 1.-го поразрядного узла сравнения,где т д 1, 2, , ь соединен с ювао биоинровки 9+1)-го поразрядного узла сравнения, входы 1-ых разрядов первого и второго сравниваемых чисел соединены с первым н вторым входами соответственно 1-го поразрядного узда сравнения, каждый поразрядный узел сравнения состоит из элементов И, НЕ и элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый вход...

Номер патента: 1022155

Опубликовано: 07.06.1983

Авторы: Лопато, Шостак

МПК: G06F 7/52

Метки: разрядных, умножения, чисел

...8 комбинационный сумматор 9, блок из четырех элементов И 101" 104., четырехразрядный буферный регистр 1 -. 11,1, четыре бло" ка 121- 124. из десяти коммутирующих узлов 13 каждый, управляющий вход 14, 30 выход 1 индикации окончания операции умножения и шину 16 синхронизации, причем первж информационные входы первых восьми коммутирующих узлов 13 каждого из блоков 12 - 12 соединены . с соответствующими разрядными выхо" дами регистра 1 множимого, вторые информационные входы коммутирующих узлов 13 со второго по девятый каждого из блоков 12 - 12,соединены соот ветственно с разрядными выходами регистра 1 множимого, третьи информационные входы коммутирующих узлов 13 с первого по десятый каждого из блоков 12-12 4,соединены соответственно с...

Номер патента: 1030797

Опубликовано: 23.07.1983

Авторы: Мхатришвили, Носачев

МПК: G06F 7/08

Метки: разрядных, сортировки, чисел

...к выходам коммутатора, вход которо.го соединен с шиной тактовых сигналов,е входы установки в единичное состояниеразрядов регистра результата соединены сс управляющей шиной устройства ( 2.Однако известное устройство, зетрачи 55вея для упорядоченного переборе сортируемых чисел М ( И +1) тактов работы, обладает сравнительно низким быстродействием,8Белью изобретения является повышениебыстродействия устроЖтвв,Указанная цель досжигеется тем, чтоустрой:;тво для сортировки еи-разрядныхчисел, содержащее и регистров, ( е -1)схем сравнения, ( ь -1) переключателей,причем выходы кеждого 1-го регистра,кроме последнего, соединены с первойгруппой входов-й схемы сравнения,=1ю у 1 -число сравниваемых чисел выходы;. -й схемы сравнения соединены с...

Номер патента: 1070543

Опубликовано: 30.01.1984

Автор: Кулаковский

МПК: G06F 7/02

Метки: выделения, двоичных, разрядных, чисел, числа, экстремального

...анализа последукв 1 их разрядов и второму входу второго элемента. И 1-й группы, второй вход первого элемента И 1-й группы подключен к .1-му входу младших разрядов первого двухразрядного модуля анализа послеЬующих разрядов, а выход - к соответствующему входу элемента ИЛИ-НЕ первого двухразрядного модуля анализа последующих разрядов, выход второго элемента И подключен к 1-му выходу первого днухразрядного модуля анализа последующих разрядов, (и+1)-й.выход которого соединен с выхоДом элемента ИЛИ-НЕ первого двухразрядного модуля анализа последующих разрядов и вторы- ми входами элементов ИЛИ всех групп элементов И, ИЛИ, введены (ш-)-1 одноразрядных модулей анализа, днаг элемента НЕ и коммутатор, где символ х) есть целая часть числа х,...

Номер патента: 1075260

Опубликовано: 23.02.1984

Авторы: Ерошко, Шубина

МПК: G06F 7/50

Метки: последовательно, поступающих, разрядных, суммирования, чисел

...элементазадержки, выход которого соединенс входом первого элемента задержки,выход .которого соединен с входомтретьего элемента задержки, выходкоторого соединен с первым входомэлемента ИЛИ, выход которого соединен с входом четвертого элементазадержки, вторыми входами 1-х элементов И второй группы и управляющими входами 1-х сдвигающих регистров, тактовый вход устройства соединен с прямым входом элемента запрета и вторым входом второго элементаИ, выход которого соединен с вторым входом элемента ИЛИ, а выход четвертого элемента задержки соеди-. нен с вторыми входами (1-1)-х элементов И второй группы и управляющими .входами(1-1)-х сдвигающих регистров.На чертеже показана схема устройства.устройство содержит сдвигающие регистры 1-1, группы...

Номер патента: 1087985

Опубликовано: 23.04.1984

Автор: Кулаковский

МПК: G06F 7/06

Метки: двоичных, классификации, комбинаций, разрядных

...которого является -м позиционным выходом устройства, введены пороговый регистр и элемент ИЛИ-НЕ, причем входы порогового регистра ,подключена к входам задания порога устройства, выходы порогового регистра соединены с кодовыми входами (т+1)-й группы экстрематора, каждый -и выход экстрематора подключен к -у входу элемента ИЛИ-НЕ, выход которого является (в+1)-м позиционным выходом устройства,На фиг. 1 приведена схема устройства классификации М -разрядных двоичных комбинаций;на фиг. 2 временные диаграммы принимаемых двоичных сигналов и тактовых импульсов; на фиг. 3 - примеры выборочной комбинации, эталона и маски.Устройство классификации М-разрядных двоичных комбинаций (фиг.1) содержит в двоичных корреляторов 1 в экстрематор 2, элемент...

Номер патента: 1096638

Опубликовано: 07.06.1984

Автор: Паленичка

МПК: G06F 7/02

Метки: двоичных, максимальной, последовательности, разрядных, чисел

...к инФормационному выходу компараторного переключателя, управляющий выход которого подключен к входу разрешения записи регистра, входы разрядов которого соединены с выходами соответствующих триггеров, вход управления сдви. гом, П -разрядного сдвигового регистра соединен с шиной сигналов сдвига устройства, входы установки 25 в нулевое состояние регистра и М-разрядного регистра сдвига подключены к шине начальной установки устройства. На фиг.1 изображена структурная схема предлагаемого устройства; на Фиг.2 - структурная схема компараторного переключателя.Устройство содержит р трехвходовых элементов И 1, 11 -входовый элемент ИЛИ 2, и -элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 3, 11 триггеров 4, компараторный переключатель 5, П -разрядный сдвиговый...

Номер патента: 1096639

Опубликовано: 07.06.1984

Автор: Протасевич

МПК: G06F 7/02

Метки: разрядных, сравнения, чисел

...11-разрядных чисел, содержащее два О-входовых элемента И, ( ив 2) элементов И запрета сравнения, элемент И формирования признака Равно" и П поразрядных узлов сравнения, каждый из которых включает элементы И, НЕ и ИСКЛЮЧАЮЩЕЕ ИЛИ, причем входы разрядов сравниваемых чисел подключены к первым входам соответственно первого и второго элементов И и входамэлемента ИСКЛЮЧАЮЩЕЕ ИЛИ соответствующего поразрядного узла сравнения, выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ пораз -рядного узла сравнения соединен с вто.рыми входами элементов И и входомэлемента НЕ этого поразрядного узласравнения, выходы первых элементовИ поразрядных узлов сравнения подключены к входам первого П -входовогоэлемента ИЛИ, выход которого является выходом превышения первого...

Номер патента: 1097999

Опубликовано: 15.06.1984

Авторы: Брандис, Козлов, Поляков

МПК: G06F 7/52

Метки: деления, разрядных, чисел

...подгрупп первой группы и выходами соответствующих элементов И второй группы, выходы элементовИ третьей группы соединены с соответствукнциьщвходами элемента ИЛИ,1097999 2Изобретение относится к вычисЛительной технике и может быть использовано при реализации быстродействующих арифметических устройстви специализированных вычислителей.Известно устройство для деления,содержащее комбинационный сумматор,входы которого соединены с шинамизначений разрядов остатка, выходего знакового разряда соединен сниной значения цифр частного 13.Недостатками известного устройства являются большое время получения цифры частного, а также невозможность одновременного получениянескольких цифр частного.Известно устройство для деления,содержащее группу...

Номер патента: 1111153

Опубликовано: 30.08.1984

Авторы: Лопато, Шостак

МПК: G06F 7/52

Метки: разрядных, умножения, чисел

...для случая и =6; на фиг. 2 - функциональная схема . блока выделения младшего значащего разряда; на фиг. 3 - функциональная 20 схема коммутатора.УстройстВо содержит 6-разрядный регистр 1 множимого, 6-разрядный регистр 2 множителя, 8-разрядный регистр 3 утроенного множимого, 25 12-разрядный накапливающий сумматор 4, первую группу 5 из восьми элементов ИЛИ 6, вторую группу 7 из трех элементов ИЛИ 8-8 , группу 9 из восьми коммутаторов 1 О, матрицу 11 ЗО из 24 элементов И 12, группу 3 из трех дешифраторов 4, - 14, первую 3-разрядную группу 15 элементов И, вторую 3-разрядную группу 6 элементов И, первый элемент ИЛИ 17, второй элемент ИЛИ 18, элемент ИЛИ-НЕ 19, блок 20 выделения младшего значащего разряда, выход 21 индикации окон.чания...

Номер патента: 1140119

Опубликовано: 15.02.1985

Авторы: Евдокимов, Кофто, Плющ

МПК: G06F 7/552

Метки: возведения, квадрат, разрядных, чисел

...с вторыми управляк 1 щнми входами,коммутаторов, третий выход схемысравнения соединен с управляющимивходами делителя частоты и управляемого делителячастоты, вторая группа входов схемы сравнения соединенас входом устройства и первым входомвторого вычитателя, второй вход которого соединен с выходом второгосчетчика, а выход второго вычитателя является выходом устройства,На чертеже представлена функциональная схема предлагаемого устройства возведения в квадрат и-раэрядныхчисел,Устройство содержит генератор 1импульсов, делитель 2 частоты, управляемый делитель 3 частоты, коммутаторы 4.1 и 4.2, счетчики 5.1 и 5,2(счетчики выполнены реверсивньыи)схему 6 сравнения, вход 7 устройства,вычитатели 8 и 9, а также вход 10устройства.Устройство...

Номер патента: 1144102

Опубликовано: 07.03.1985

Авторы: Грицык, Луцык, Паленичка

МПК: G06F 7/02

Метки: вычисления, двоичных, порядковых, последовательности, разрядных, статистик, чисел

...знакового разряда которогоподключен к входу управления записьюрегистра порога и входу элемента НЕ,выход которого подключен к вторымвходам всех элементов ИСКЛЮЧАЮЩЕЕ ИЛИи является выходом устройства, входсинхронизации сумматора соединен свыходом управляющего щ-входового элемента ИЛИ, входы которого подключены к шинам управления поразряднымсравнением,На фиг, 1 показана структурнаясхема предлагаемого устройства; нафиг, 2 - схема сумматора для сложения и одноразрядных двоичных чисел.Устройство содержит и щ-разрядныхрегистров 1, и групп элементов И 2,щ и-входовых элементов ИЛИ 3, и элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 4, и триггеров 5, шины б управления, сумматор 7для сложения и одноразрядных двоичных чисел, регистр 8 порога, управляющий...

Номер патента: 1179316

Опубликовано: 15.09.1985

Авторы: Горшков, Лебедев, Невский

МПК: G06F 7/02

Метки: выделения, разрядных, чисел, экстремального

...распределенного кода вдвоичный 18 содержит П И-НЕ элементов 26, П элементов НЕ 27, шифратор 28.Устройство работает следующим образом.В исходном состоянии в триггеры1 регистров записаны двоичные числа,а триггеры 8, счетчик 15 и регистры 25 адреса числа 19, находятся в нулевом1179316 состоянии. Совокупность сравниваемых чисел задается путем установкисоответствующих триггеров 8 в единичное состояние. При подаче навход 12 единичного уровня производится поразрядный анализ сравниваемых чисел и содержимое счетчика 15увеличивается на "1". Если в первомразряде чисел имеется и "0" и "1",то через элементы И 3 и 4 узлов анализа 2 на группу элементов ИЛИ 10и 6 поступают единичные сигналы. Навыходе элемента И-НЕ 9, формируетсянулевой...

Номер патента: 1187171

Опубликовано: 23.10.1985

Автор: Пермяков

МПК: G06F 11/26

Метки: разрядных, сравнения, схем

...7,Число А поступает на первую группу входов контролируемой схемы 4 сравнения, число В - на вторую группу входов. Счетчик 2, триггеры 6 и 7, регистр 3 сдвига изменяют свое состояние по заднему фронту тактового импульса. Устройство работает следующимобразом.В исходном состоянии все разрядырегистра 3 сдвига установлены вединичное состояние, а триггеры 6и 7 и счетчик 2 - в нулевое состояниесигналом "Установка" (цепь сигнала11Установка не показана). На четвертом и пятом входах блока 8 анализавыходных сигналов - нулевые уоовни,что соответствует равенству чиселА и В по "единицам". На выходе 9устройства - единичный уровень,сигнализирующий об исправностиконтролируемой схемы 4 сравнения иразрешающий прохождение тактовыхимпульсов через элемент И 1...

Номер патента: 1188731

Опубликовано: 30.10.1985

Авторы: Евстигнеев, Евстигнеева

МПК: G06F 7/49

Метки: избыточной, разрядных, системе, сложения, счисления, чисел

...Устройство по п. 1, отличающееся тем, что формирователь сигналов переноса содержит первый и второй дешифраторы кода системы остаточных классов в код Один из й (где Я=ПР;), первый и вточрой элементы ИЛИ, первый и второй элементы НЕ и элемент И, причем входы первого и второго дешифратора, с первого по к-й (где к=ХР;), соединены с соответствующими входами формирователя сигналов переноса, а выходы подключены соответветственно к входам первого и второго элементов ИЛИ, выходы которых соединены соответственно с первым и третьим выходами формирователя сигналов переноса и с входами первого и второго элементов НЕ, выходы которых соединены с входами элемента И, выход которого подключен к второму выходу формирователя сигналов переноса. 2жит...

Номер патента: 1193659

Опубликовано: 23.11.1985

Автор: Горохов

МПК: G06F 7/04

Метки: двоичных, двух, разрядных, сравнения, чисел

...2 р-го разряда первого числа устройства и входом прямого значения 2 р-го разряда второго числа устройства, пятый вход х-й ячейки сравнения Б-го яруса соединен с третьим выходом (2-1)-й ячейки , сравнения (Б)-го яруса, шестой вход 1-й ячейки сравнения Б-го яруса соединен с третьим выходом (21.)-й 59ячейки сравнения (Б)-го яруса, в каждой ячейке сравнения Б-го яруса пятый вход ячейки соединен с вторыми входами первого, второго и третьего элементов И-НЕ, шестой вход ячейки подключен к третьим входам второго и третьего элементов И-НЕ, третий и четвертый входы ячейки соединены с четвертыми входами соответственно второго и третьего элементов И-НЕ, выходы второго и первого элементов И-НЕ являются соответственно вторым и третьим выходами...

Номер патента: 1193667

Опубликовано: 23.11.1985

Авторы: Лопато, Шостак

МПК: G06F 7/52

Метки: разрядных, умножения, чисел

...- повышениебыстродействия устройства,На чертеже изображена структурная схема предлагаемого устройствадля умноженияЬ-разряднык чисел( для случая ь= 4).Устройство содержит регистр 1множимого, регистр 2 множителя,накапливающий сумматор 3 (выполненныйв виде сумматора с запоминаниемпереносов ), комбинационный сумматор4, группу элементов ИЛИ 5, матрицуэлементов И 6, группу элементов И 7группу элементов 8 задержки, .элементИЛИ 9, вход 10 начала операции,выход 11 конца операции,Устройство работает следующимобразом.Пусть требуется умножить и-разрядное множимое Х на и-разрядныймножитель 7 = 747 5 УУ= 1010. В исходном состояний в регистре 1 множимого хранится двоичный код числаХ без знака, в регистре 2 множителя - двоичный код числа У без...

Номер патента: 1203507

Опубликовано: 07.01.1986

Автор: Козлов

МПК: G06F 7/04

Метки: двоичных, разрядных, сравнения, чисел

...входят элементы И 5-8 и элементы ИЛИ 9 и 10.Блок анализа содержит также триггеры 11 и 12, элемент ИЛИ 13 разрешения выдачи, элемент ИЛИ 14 исключения числа, элемент И 15 фиксации нуля, выходной элемент И 16 ч элемент И 17 режима, информационные выходы 18 -18, адресный выход 19,25 информационные входы 20 -20 и 21 -21, передачи информации первой и второй групп соответственно, информационные выходы 22,-22, и 23 -23, передачи информации первой и второй групп ЗО соответственно. Устройство содержит фтакже тактовые входы 24-24 вход 25 выбора режима, вход 26 управления циклами35 сравнения и вход 27 начальной установки. с первым входом элемента И режимаданного блока анализа, выход элемента И режима соединен с входом установки второго триггера...

Номер патента: 1211757

Опубликовано: 15.02.1986

Авторы: Ерошко, Шубина

МПК: G06F 17/18, G06F 7/50

Метки: последовательно, поступающих, разрядных, суммирования, чисел

....обеспечивает их поступление через элементыИЛИ 7 -7 на счетные входы триггеИров 9 -9 четных разрядов. При поступлении четных разрядов второго числапроисходит их сложение с четными разрядами первого числа, записанногов триггерах 91-9, следующим образом:при поступлении "0" состояние триггера не меняется, а при поступлении"1" состояние триггера изменяетсяна противоположное, причем при пере"ходе триггера из единичного в нулевое состояние на единичном выходеэтого триггера появляется сигналпереноса в следующий разряд, которыйсуммируется со значением этого разряда и т.д, Затем второй тактовыйимпульс через элемент задержки 13поступает на вторые входы элементовИ 31-3нечетных разрядов, производит сдвиг в регистрах 11 -1., нечетных разрядов и...

Номер патента: 1218379

Опубликовано: 15.03.1986

Авторы: Буткин, Ярусов

МПК: G06F 7/02

Метки: выделения, двоичных, из, разрядных, чисел, экстремального

...таблицей истинности,Групповая работа узлов анализа1; , 1, элементом 5; аналогична вышеописанной. работе элементов6 . 6 с элементами 5,-9Сигналы, сформированные на выходах узлов анализа 1(в - 1),1( п 1" 1), управляют прохождениеммладших разрядов чисел на элемент5 ш. При этом на выходе 8 и, устройстванулевой сигнал сформируется, еслина входах хотя бы одного элемента 7окажутся единичными разряд числа иуправляющий сигнал,В результате работы устройствана выходах 8, 8 д формируетсязначение экстремального (максимального) числа в инверсном коде.Рассмотрим работу устройства напримере вьделения максимального числа из 3, 5-разрядных двоичных чисел: 1) 01010, 2) 01101, 3) 00110.При поступлении старших разрядов(О, 0; 0) анализируемых чисел...

Номер патента: 1223224

Опубликовано: 07.04.1986

Авторы: Козлов, Поляков

МПК: G06F 7/52

Метки: деления, разрядных, чисел

...элементов ИЛИ и четыре группы элементов И, причем вход делителя устройства соединен 5 10 15 20 25 30 35 40 с входами первого сомножителя умножителей группы, входы второго сомножителя которых соединены с выходами соответствующих регистров группы и первыми входами элементов И соответствующих подгрупп первой группы, вторые входы которых соединены с выходами элементов И соответствующих подгрупп второй группы и первыми входами элементов И соответствующих подгрупп третьей группы, выходы которых соединены с входами соответствующих элементов ИЛИ первой группы, выходы которых соединены с выходом остатка устройства и первыми входами элементов ИЛИ соответствующих подгрупп второй группы, вторые входы которых соединены с входом делимого устройства,...

Номер патента: 1233134

Опубликовано: 23.05.1986

Авторы: Исмаилов, Кокаев

МПК: G06F 7/50

Метки: ассоциативное, двоично-десятичных, двоичных, разрядных, суммирующее, чисел

...Т = и + 1 од(11+1), если И16, 1233134где( - разрядность регистра промепр 1). )жуточного результата;разрядность слагаемого 1- 4),1) - количество суммируемых слагаемых.При подаче на третий тактовый вход 17 синхронизации устройства импульса происходит передача информации с регистра 9 промежуточного результата через элементы И 20 четвертой группы на вход встроенного дешифратора адреса второго постоянного запоминающего блока 21, поступает информация с промежуточного результата регистра и в том же такте происходит его обнуление (время хранения информации в промежуточном регистре результата определяется элементом 18 задержки).Организация второго постоянного запоминающего блока 21 следующая (фиг. 4).На вход второго постоянного запоминающего...

Номер патента: 1236469

Опубликовано: 07.06.1986

Авторы: Евдокимов, Плющ, Стеканов

МПК: G06F 7/552

Метки: возведения, квадрат, разрядных, чисел

...то выход 19 устройства, с которого снимается значениезнакового разряда результата, соединяется с шиной нулевого потенциалаустройства.Выходы 14 и 15, с которых снимаются значения младших разрядов результата, из-за простоты получениязначений этих разрядов соединенысоответственно с нулевой шиной устройства и входной клеммой, на которуюпоступает значение младшего разряда,На свободные входы 16 одноразрядных сумматоров, выходы которых соединены с (2 п)-го по (2 п) и элементами НЕ 7, подаются значения логической единицы.При поступлении на входы 17, 1-4устройства дополнительного кода х= 36469 2=0.1101 положительного числа х=13 на выходах 9, 8-15 устройства по окончании переходных процессов в схеме устанавливается значение кода у=...

Номер патента: 1238056

Опубликовано: 15.06.1986

Автор: Хлюнев

МПК: G06F 7/02

Метки: двоичных, разрядных, сравнения, чисел

...и на выходе 1 Р авно1 3 устр ойств а Формируе тся сигнал111 иПусть в первых г разрядах чисел(где к - четное число)зафиксированоравенство, а а - Ь, Тогда навыходе элемента И 5 - "1", поступающая на вход элемента ИЛИ 7 , идалее через старшие ячейки переноса, -на выход "Больше" 12 устройства.ЕСЛИ а+1 = Ъ а а и+Ъ.гто "1", с выхода элемента И 5, поступит.на вход элемента И 8, ( на второй вход;которого поступает сигнал ас выхода элемента НЕ 61.+1 ки далее через старшие ячейки переноса - на выход "Больше" 12 устройства,Если ас Ъ, то на выходах элементов И 5, и НЕ 6+- логические нули. Если а = Ъ, ас Ъ , , то логические нули - на1-+ г. 11.+2 ф5 и НЕ 6 ВЫХОдаХ ЭЛЕМЕНТОВ И 51 1,н + г 38056В этих случаях элементы И 81 и 9 закрыты от воздействия...

Номер патента: 1247859

Опубликовано: 30.07.1986

Авторы: Ваврук, Захарко, Мельник, Цмоць

МПК: G06F 7/04

Метки: разрядных, сортировки, чисел

...поступившее по входу 9 в виде пачки из 1 импульсов (где 1 - значение первого числа) через элемент И 4 на счетный вход счетчика 2, запишется в последнем, Та же пачка импульсов поступит на входы всех вычитающих счетчиков 3 -3 . Так как эти счетчики имеют на один разряд больше, то значение самого старшего, (и+1)-го, разряда не изменится. После передачи первого числа на вход 11 поступает импульс окончания передачи числа, Этот импульс через открытый элемент И 6 поступает на входы разрешения записи всех вычитающих счетчиков 3 -3 и на счет 1 Ф 7 ный вход триггера 5. В результате триггер 5 установлен в нулевое состояние, в счетчике 3, находится число 1 (переписанное из счетчика 2 ). Счетчики 3 -3 находятся в нулевом состоянии.1Передача второго...

Номер патента: 1249504

Опубликовано: 07.08.1986

Авторы: Гут, Егоров, Маглышев, Щеглова

МПК: G06F 7/04

Метки: разрядных, чисел, экстремальных

...образом из рассмотрения при поиске минимального числа. В результате логическая единица формируется ца выходах одного или нескольких межразрядцых элементов И 5 с последнего разряда, которые соответствуют тем триггерам 11 - 1,в которых записано минимальное (или минимальные, в случае равенства нескольких чисел) число. По тактовому сигналу, подаваемому на вход 13 в управляющие триггеры 711, через элементы 25 30 35 40 50 55 И 811 записывается логическая единица, а в управляющие триггеры 7, (которые соответствуют не минимальному числу или числам) - логический нуль. атем по входу 2 поступает второй тактовый сигнал, который проходит через элементы И сдвига 6,1 - 61, 612 в 2, , и т. д., вплоть до элементов И сдвига 61 - 6, т. е. в...

Номер патента: 1251209

Опубликовано: 15.08.1986

Авторы: Атаев, Беляков, Мельников, Салкин

МПК: H01J 61/12, H01J 9/44

Метки: вакуумно-плотных, вводов, испытания, разрядных, трубок, электродов

...изобра)кение циклов работы устройства. Из фиг. 2 видно, что напряжение горения 1. г оооих разрягшых трубок превышает 1.:5)о 5 значение. Напряжение горения лампы постоянно изменяется возрастает) до самозыключения лампы, т.е. происходит разгорание лампы без;гастуг 1 ления режи а стаоильного горения. На фиг. 2 введены следуюцие обозначения: 1 Гг, 1)в, - напряжение го5оеция первой и второй разрядных трубок ло самовыключения; 1 р), . - время разгорания первой разрядной трубки ло величины напряжения -Ьно; Т, - время разгорация первой разрядной трубки до самопогасания; 1 р, -- время разгорания второй разрядной трубки до величины напряжения 1.цо)в, Трвдвремя разгорания второй разря;гной трубки до самопогасация; 1 ов пауза времени после само...

Номер патента: 1254466

Опубликовано: 30.08.1986

Автор: Иванютенко

МПК: G06F 7/04

Метки: двоичных, двух, разрядных, сравнения, чисел

...элементы ИЛИ 3 - 3.,сигнал логической единицы поступитна все входы элемента И-НЕ 5, навыходе которого (и на выходе "Меньше"10 устройства) будет логический нуль.Логическая единица на выходе элемента 2 поступит на вход элементаИЛИ-НЕ 4, и на ее выходе будет сигнал логического нуля, что приведетк формированию сигнала логическогонуля на выходе элемента И 6 (и навыходе "Равно" 12 устройства). Навыходе элемента ИЛИ-НЕ 7 (и на выходе "Больше" 11 устройства) будетлогическая единица, указывающая,что А В. Если а, с Ь то на выходах элемента И-НЕ 1, будет логический нуль, который приведет к установке на выходе элемента И-НЕ 5 (и на выходе 10 устройства) сигнала логической единицы, и сигнала логического нуля на выходе элемента И 6,. и на...