Устройство для контроля -разрядных схем сравнения

(19) (11) 51) 4 О У ИДЕТ ЕЛ АВТОРСКОМ разрядй выход ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ НИЕ ИЗОБ(56) Авторское свидетельство СССР 9 1012264, кл. С 06 Г 11/26, 1981.Авторское свидетельство СССР В 970377, кл. С 06 Р 11/26, 1981. (54)(57) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ Й-РАЗРЯДНЫХ СХЕМ СРАВНЕНИЯ, содержащее счетчик, элемент И, дешифратор, два триггера, блок анализа выходных сигналов, причем первый вход элемента И подключен к тактовой шине устройства, выход элемента И со единен со счетным входом счетчика, выход сравнения и два выхода несравнения контролируемой 8 -разрядной схемы сравнения соединены с первым, вторым, третьим информационными входами блока анализа выходных сигналов соответственно, прямые выходы триггеров соединены с четвертым, пятым информационными входами блока анализа выходных сигналов соответственно, выход которого являетсявыходом ошибки, о т л и ч а ю щ ее с я тем, что, с целью повышенияпроизводительности путем устраненияизбыточности комбинаций входныхпеременных для Й -разрядной схемысравнения, в него введен (И+1)-разрядный регистр сдвига, причем выходблока анализа выходных сигналов соединен с вторым входом элемента И,выход которого объединен с синхровходом (МФ 1)-разрядного регистрасдвига, синхровходами первого и второго триггеров, информационные выходы счетчика соединены с соответствующими информационными входами дешифратора, первый выход которого объединен с входами 1 и К первого тригге ра, второй выход дешифратора соедин с входом обнуления счетчика, прямой выход первого триггера объединен с входом К второго триггера и входом последовательной записи (К+1)- ного регистра сдвига, инверснь первого триггера соединен с входом второго триггера.1 11871Изобретение относится к автомати-" ке и вычислительной технике и может быть использовано для входного конт" роля интегральных микросхем, выполняющих функции сравнения чисел, а также при реализации технических средств контроля электронных блоков дискретной автоматики и вычислительной техники.Цель изобретения - повышение про- О изводительности устройства для контроля К -разрядных схем сравнения двоичных чисел.На фиг. 1 приведена функциональная схема; на Фиг. 2 - временные 15 диаграммы, поясняющие работу устройства,Устройство содержит элемент И 1, счетчик 2, (Н +1)-разрядный регистр 3 2 О сдвига, контролируемую схему 4 сравнения, дешифратор 5, триггеры 6 и 7, блок 8 анализа выходных сигналов, выход 9 устройства и вход 10 тактовых импульсов, четыре элемента 25 ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ 11-14, два элемента И-НЕ 15 и 16 и элемент И 17.Элемент ИСКХПОЧАЯЩЕЕ ИЛИ-НЕ 11-14, элементы И-НЕ 15 и 16, элемент И 17.входят в состав блока 8 анализа вь 1- ходных сигналов.Выходы 1,2.8 регистра 3 сдвига подключены к первой группе входов контролируемой схемы 4 сравнения, а выходы 2, 3, , Э +1) З 5 подключены к второй группе ее входов. Первые же три входа блока 8 анализа выходных сигналов подключены к выходам контролируемой схемы 4 сравнения, че вертый и пятый входы 40 соединены соответственно с прямыми выходами триггеров 6 и 7. Прямой выход триггвра 7 подсоединен также к К -входу триггера 6 и входу последовательной записи регистра 3 сдвига. Инверсный вход триггера 7 соединен с 3 -входом триггера 6. Входыи К триггера 7 соединены с первым выходом дешифратора 5. Второй выход дешифратора 5 соединен с к -входом счетчика 2, выходы которого соединены с входами дешифра. тора 5, Выход блока 8 анализа выходных сигналов подключен к первому входу элемента И 1, разрешая прохож дение тактовых импульсов с шины 10 тактовых импульсов на вход синхронизации регистра 3 сдвига, счетный 71 2вход счетчика 2 и счетные входы триггеров 6 и 7,Число А поступает на первую группу входов контролируемой схемы 4 сравнения, число В - на вторую группу входов. Счетчик 2, триггеры 6 и 7, регистр 3 сдвига изменяют свое состояние по заднему фронту тактового импульса. Устройство работает следующимобразом.В исходном состоянии все разрядырегистра 3 сдвига установлены вединичное состояние, а триггеры 6и 7 и счетчик 2 - в нулевое состояниесигналом "Установка" (цепь сигнала11Установка не показана). На четвертом и пятом входах блока 8 анализавыходных сигналов - нулевые уоовни,что соответствует равенству чиселА и В по "единицам". На выходе 9устройства - единичный уровень,сигнализирующий об исправностиконтролируемой схемы 4 сравнения иразрешающий прохождение тактовыхимпульсов через элемент И 1 насчетные входы триггеров 6 и 7,счетчика 2 и вход синхронизациирегистра 3 сдвига. На входе последовательной записи регистра 3 сдвига - нулевой уровень, что являетсяподготовкой записи "нуля" в первыйразряд. По заднему фронту первоготактового импульса в первый разряд регистра записывается "нуль",и триггер 6 переключается из"нуля" в "единицу". На четвертоми пятом входе блока 8 анализа выходных сигналов устанавливаютсясоответственно уровни "1" и "0",что соответствует проверке на неравенство Ас В. В случае исправностиконтролируемой схемы 4 сравненияна выходе блока 8 анализа выходныхсигналов сохраняется единичныйуровень. По заднему фронту второготактового импульса нуль сдвигаетсяво второй разряд и снова записывается в первый разряд регистра 3 сдвига.Неравенство А с В сохраняется, состояние триггеров 6 и 7 также не изменяется. Таким образом, на каждомтакте проверяется один разряд нанеравенство А с В при равенстве остальных разрядов. Счетчик 2 подсчитывает поступающие импульсы. Припоступлении Н-го импульса на первомвыходе дешифратора 5 появляется еди-,11871 ничный уровень, устанавливая триггер 7 в счетный режим, По (И+1)-му импульсу триггер 7 переключается из "нуля" в "единицу". На первом выходе дешиФратора 5 устанавливается нулевой уровень, который запрещает переключаться триггеру 7 по последующим тактовым импульсам, .а на втором выходе появляется единичный уровень, который устанавливает счет чик 2 в нулевое состояние. В результате обнуления, счетчика на втором выкоде дешиАратора 5 снова устанавливается нулевой уровень.На четвертом и пятом входе блока 8 15 анализа выходных сигналов - единичные уровни, что соответствует этапу проверки схемы 4 сравнения на равенство чисел А и В по всем "нулям". На выходе 9 устройства сохраняется еди ничный уровень в случае исправности схемы 4 сравнения. На входе последовательности записи регистра 3 сдвига - единичный уровень. Тем самым подготовлена запись "единицы" в пер вый разряд и, как результат - проверка первого разряда схемы 4 сравнения на неравенство А В. По (8+2)-му импульсу "единица" записывается в первый разряд регистра 3З 0 сдвига, а триггер 6 переключается . из "единицы" в "нуль". На четвертом и пятом входах блока 8 анализа выходных сигналов. устанавливаются уровни "О" и "1", что35 соответствует проверке на неравенство А ) В. На выходе блока 8 анализа выходнык сигналов в случае исправной работы сохраняется еди 71 4ничный уровень, Остальные разрядысхемы 4 сравнения проверяютсятаким же образом. По (2 М+1)-.муимпульсу на первом выходе дешиФратора 5 появляется единичный уровень, По 2(И+1)-му импульсу устройство возвращается в исходное состояние. Следовательно, полная проверка схемы 4 сравнения на работоспособность производится за 2(Я+1)-тактов частоты тактовых импульсов. Дляисправной схемы сравнения в каждомтакте работы устройства должны выполняться следующие условия соответствия выходных сигналов схемы 4сравнения выходным сигналам триггеров 6 и 8: А=В А В А В Тгб Тг 7 Вых.9 1 О О О О 1 О О 1 1 О 1 1 О О 1 1 1 О 1 О О 1 1 При нарушении этих условий соответствия блок 8 анализа выходных сигналов дюрмирует на выходе 9 устройства сигнал ошибки нулевым уровнем. Это приводит к тому, что элемент И 1 закрывается, и тактовые импульсыне поступают на вход синхронизации регйст. ра 3 сдвига, счетные входы триггера 6 и 7 и счетчика 2. В результате Лик сируется неисправное состояние на (2 Ю+1)-ом такте.1187 71 оставитель А. СиротскаяехредА,Кикемезей Корректор И.Эрдей Редактор кули аз 6551/54 дписное ир ПИ Государст делам изобр Москва, Жт ППП ц те ВНИИ по 13035, енного комитета СССРтений и открытийРаушская наб., д. 4/ город, ул. Проектная, 4