Коммутатор многоразрядных двоичных кодов

Номер патента: 641441

Опубликовано: 05.01.1979

Автор: Авдеев

МПК: G06F 5/00

Метки: двоично, двоичного, десятичный, кода, преобразования

...соединен со входом элемента. ИЛИ 9 с несом - 8 младшей тетрады.Вторая тетрада1 О б1+ 12+14+О 8 будет представлена нулем на выходах эле. ментов ИЛИ с весом в 8 1 и единицей на выходах элементов ИЛИ с весом - 2 - 4, образуя код 0110, т.е, этот же выход 8 элемента И 6 будет соединен также со вхо. дами элементов ИЛИ с весами - 24 второй тетралы и т, д.Таким образом, иа выходах пяти тетрадформируется эквивалентный двоичному раз ряду двоично-десятичный код. Выходы Оэлементов ИЛИ 9 соответственно соединены с первыми входами элементов И 1 второй группы. На вторые входы элементов И 1 подаются импульсы с весом - 4 - 2 - 1. с соответствующих разрядов делителя 7 и импульс с весом 8 с выхода элемента И 2 тактовой частоты. Так, например, импульсы с...

Номер патента: 849198

Опубликовано: 23.07.1981

Автор: Тархов

МПК: G06F 5/02

Метки: двоично, десятичный, кода, преобразовательдвоичного, реверсивный

...раз,рядности двоичных эквивалентов,сумМатора, так как в этом режиме происходит сложение чисел в прямом коде. Старший разряд преобразуемого двоично-десятичного числа подается на вход 14 первого каскада 2, а младший разряд - на вход 7, т.е. на четыре 20 младших разряда регистра 1. С регистра 1 младший разряд преобразуемого числа подается на вход сумматора 4 и складывается с двоичнЫм эквивалентом старшего десятичного разряда, который 25 соответствует поданному на вход 14 двоично-десятичному коду. Полученная сумма с выхода сумматора 4 поступает на первый вход сумматора следующего каскада. Далее процесс формирования двоичного числа происходит аналогично.Результат преобразования снимается с выхода 17 сумматора 4 (п)-го...

Номер патента: 547763

Опубликовано: 25.02.1977

Авторы: Берштейн, Гузик, Костина, Лисуненко

МПК: G06F 5/02

Метки: двоично, двоичного, десятичный, кода, преобразования

...соединен со входом последовательногосумматора 10, выход которого соединен совходами элементов И 11, 12, и 13 . Выходы элементов И 11 и 12 через элементИЛИ 14 соединены со входом регистра 15произведения, выход которого через элемент7 задержки соединен с другим входом последовательного сумматора 10 и со входомэлемента И 9. Входы блока 2 порядков икорректирующих коэффициентов и регистра4 множимого соединены с шинами вводапорядков и мантиссы двоичного кода соответственно. Выход схемы И 13 соединен сшиной вывода двоично-десятичного кода мантиссы.В блоке 2 порядков и корректирующихкоэффициентов выбираются двоично-десятичный порядок числа, который поступает навходную шину, и корректирующий коэффициент,который вносится в регистр 5 множителя. 5В...

Номер патента: 1149243

Опубликовано: 07.04.1985

Авторы: Иванов, Чулошников

МПК: G06F 5/00

Метки: двоично, двоичного, десятичный, кода, реверсивный

...5 импульсов опрашивает старший разряд двоичного регистра 1. При единичном значении разряда сигнал поступает на вход шифратора 2 десятичных эквивалентов, с выходов которого десятичный эквивалент старшего разряда заносится в двоично-десятичный сумматор 3. Следующий импульс с второго выхода распределителя 5 импульсов опрашивает следующий разряд регистра 1 и при наличии в нем единицы сигнал с выхода элемента И из группы 15 поступает на вход шифратора 2 десятичных эквивалентов. С выходов последнего десятичный эквивалент второго разряда поступает в сумматор 3, где суммируется с предыдущим значением и т.д. После опроса всех разрядов импульс с выхода распределителя 5 выключает генератор импульсов. Результат преобразования двоичного...

Номер патента: 620975

Опубликовано: 25.08.1978

Авторы: Баранова, Гольтман, Клинов

МПК: G06F 5/02

Метки: двоично, двоичного, десятичный, кода, реверсивный

...кода.Исходное состояние тактового распределителя 5 - шестой такт, а разрядного распределителя 6 - состояние 10 . Тактовый распределитель 5 по второму выходу блока 9 управления устанавливает счетчик 8 цифр в состояние "О", а в регистр 1 вводится двоичный код преобразуемого числа (на чертеже устройство нвода не показано).В первом такте тактов ог о распределителя 5 по второму входу управлениявключается шифратор 2 иа выдачу удвоенного эквивалента (-2 10) в обратномкоде на второй вход сумматора 3, Всумматоре обратный код преобрв зуетсяо дополнительный благодаря единице"нв входе управления.Если разность ( ) -210 ) 10,Кгде Н - преобразуемый двоичный код,то с выхода переполнения сумматора 3через первый выход блока 9 управленияв...