Патенты с меткой «классов»

Номер патента: 1133669

Опубликовано: 07.01.1985

Авторы: Болтков, Хлевной, Червяков, Швецов

МПК: H03M 7/00

Метки: двоичный, классов, код, кода, остаточных, системы

...И, кроме первого, первой группыподключены к соответствующим входамэлемента ИЛИ, выход которого соединен с тактовым входом накапливающего сумматора, выход которого является выходом преобразователя, единичный вход первого триггера группысоединен с входом "Пуск" преобразователя, нулевой вход-го триггерагруппы соединен с единичным входом(с+1)-го триггера группы (1 =1-;(и),где П - число оснований, содержитшифратор, группу элементов ИЛИ, элемент задержки и вторую группу элементов И, причем вход остатка по наименьшему основанию преобразователясоединен с первыми входами элементовИ второй группы, выходы которых соединены с первой группой входов шифратора, вторая группа входов которого соединена свыходами триггеров свторой по й -й группы,...

Номер патента: 1141398

Опубликовано: 23.02.1985

Авторы: Астененко, Хлевной, Швецов

МПК: G06F 5/00

Метки: двоичных, классов, код, кодов, обратимый, остаточных, системы

...груп 40 пы, кроме первого, выход которого соединен с вторым входом первого элемента ИЛИ, выход которого соединен с нулевым входом триггера, выход которого соединен с первым входом эле 45 мента И, второй вход которого соединен с выходом второго элемента ИЛИ, выходы элементов И, кроме последнего, первой группы - соответственно с еди" ничными входами триггеров группы,50 кроме первого, входы "Пуск", "Режим" , и .тактовый вход преобразователя - соответственно с единичным входом триггера, первым входом второго элемента ИЛИ и третьим входом элемента И блока управления, выходы элемента55 И и триггеров группы которого соединены соответственно с тактовыми входами сумматоров по модулю группы и .3 позиционного сумматора и соответствующими входами...

Номер патента: 1141400

Опубликовано: 23.02.1985

Авторы: Бондаренко, Евстигнеева, Куракин

МПК: G06F 7/49

Метки: деления, классов, остаточных, системе

...выходом и,устройства соединен с первым информационным входом первого мультиплексора, второй информационный входкоторого соединен с информационнымвходом стековой памяти и выходомбуферного регистра, информационныйвход которого соединен с адреснымвходом блока хранения констант нулевизации и выходом сумматора-вычитателя по основаниям Р;, первый и второй информационные входы которогосоединены соответственно с выходамивторого и третьего мультиплексоров,первый второй и третий информационные входы второго мультиплексорасоединены соответственно с выходамирегистра делимого, регистра делителяи блока хранения констант нулевизации, первый, второй, и третий информационные, входы третьего мультиплексора соединены соответственно свыходами регистра...

Номер патента: 1145338

Опубликовано: 15.03.1985

Автор: Краснобаев

МПК: G06F 7/04

Метки: классов, остаточных, системе, сравнения, чисел

...и второй групп, вторые входы которых соответственно попарно объединены и являются группой входов констант устройства, а выходы подключены соответственно к первой и второй группам входов схемы сравнения, выход "Равно" которой подключен к первым входам элементов И первой н второй групп, вторые входы которых подключены соответственно к входам первого и второго регистров, первые входы элементов И третьей и пятой, четвертой и шестой групп соответственно попарно объединены и подключены соответственно к выходам элементов И первой и второй групп, вторые входы элементов И третьей и четвертой, пятой и шестой групп соответственно объединены и подключенш.к выходам ,"Меньше" и "Больше" схемы сравнения выходы элементов И третьей и шестой, четвертой и...

Номер патента: 1148121

Опубликовано: 30.03.1985

Авторы: Вершков, Хлевной, Червяков

МПК: H03M 1/48

Метки: классов, код, остаточных, системы

...блоковвыборки и хранения, второй вход первого блока выборки и хранения соединен с третьим выходом блока управления, третьим входом коммутатораи через инвертор - с вторым входомвторого блока выборки и хранения,при этом выход блока вычитания соединен через выпрямитель с вторымвходом первого компаратора и непосредственно с первым входом второгокомпаратора, второй вход которогосоединен с общей шиной, а. выход -с управляющкчи входами счетчиковпо модулям.На чертеже приведена структурнаясхема устройства.Устройство содердит первый блок1 выборки и хранения, инвертор 2,коммутатор 3, блок 4 вычитания,второй компаратор 5, выпрямитель6, первый компаратор 7, генератор8 ступенчато изменяющегося напряжения, блок 9 управления, содержащийэлемент 10...

Номер патента: 1149254

Опубликовано: 07.04.1985

Автор: Коляда

МПК: G06F 7/72

Метки: классов, остаточных, системе, умножения, чисел

..., гдекй,щ, , в 1, - модули системы счисления), невозможность работы с числами разных знаков, а также с целыми числами,Целью изобретения является повышение быстродействия и расширениефункциональных возможностей устройства путем обеспечения возможностиработы с числами различных знаков.Поставленная цель достигаетсяза счет того, что устройство дляумножения чисел в системе остаточных классов, содержащее регистрыкодов первого и второго операндов,блок модульных умножителей по основаниям е , е системы счисления, формирователь ранга и регистр .кода старшей части произведения,выход которого соединен с соответствующим выходом устройства, выходырегистров кодов первого и второгооперандов подключены ко входамблока модульных умножителей по основаниям...

Номер патента: 1151948

Опубликовано: 23.04.1985

Авторы: Болтков, Хлевной, Червяков, Швецов

МПК: G06F 5/00

Метки: классов, код, кода, остаточных, позиционный, системы

...базисыдля новой СОК, определяемой из соотношений 1 - 2В, Ь 1 (шоа Р);11В 0 (Бой Р 1)В г1 (пюс Рг ) (5)и величикы В 1 и Вг есть постоянныедля конкретно заданной СОК;г - величина ранга числа А.Такии образом, процесс переводачисла из СОК в позиционную системусчисления сводится к сведению числаостатков, которыин представляетсячисло в СОК, к двум остаткам, которые в последующем преобразуются впозиционную систему счисления с помощью метода ортогональных базисов.Аналогично разбиение систеиы оснований СОК может быть произведено ина большее число групп.Предлагаемое устройство работаетследующим образом,В начальный момент времени числоА, представленное остатками 1 г,.д в однопоэнционнои кодено шинаи 11 заносится во входнойрегистр 1....

Номер патента: 1151970

Опубликовано: 23.04.1985

Авторы: Ключко, Краснобаев, Николаев, Шемякин

МПК: G06F 11/08

Метки: альтернативной, классов, остаточных, системе, совокупности, чисел

...работающее по данным основаниям, что требует значительных аппаратурных затрат и свидетельствует о неэффективности контроля.Цель изобретения - повьппение коэффициента использования оборудования.Поставленная цель достигается тем, что устройство для определения 45 альтернативной совокупности чисел в системе остаточных классов, содержащее блок нулевизации, блок памяти и блок анализа, причем вход операнда устройства соединен с входом 50 блока нулевизации, выход которого соединен с входом блока анализа, первый и второй выходы которого соединены соответственно с первым адресным входом блока памяти и выходом от сутствия. ошибки устройства, выход блоха памяти является информационным выходом устройства, содержит вычитатель по модулю и блок...

Номер патента: 1156058

Опубликовано: 15.05.1985

Авторы: Иванченко, Прокопьев

МПК: G06F 5/00

Метки: двоичного, классов, код, кода, остаточных, системы

...значение 0 лежит в пределах2 -Р;а 2" -1.При этом любое число б , имеющее разрядность И , всегда меньше модуля Р ,фек Процесс перевода числа= А 2 + 2 в код системы остаточных Классов описывается формулой+ як,1)пл 1.2 1 Блок 2 умножения осуществляетумножение на константу 2 по модуле РПри подаче сигнала на вход 9.1 46информация входного регистра 1 сдвигается влево на и разрядов.Преобразователь двоичного кодав код системы остаточных классовработает следующим образом. 43В исходном состоянии во входномрегистре 1 записано значение преобразуемого двоичного числа 11 , регист.ры 4 и 5 обнулены, коммутатор 6 подключает к входам блока 2 умножения И Ястарших разрядов входного регистракоммутатор 7 подключает к второйгруппе входов...

Номер патента: 1160394

Опубликовано: 07.06.1985

Автор: Краснобаев

МПК: G06F 7/04

Метки: классов, остаточных, системе, сравнения, чисел

...входам соответ 50 ственно первого и второго элементов ИЛИ, выходы которых соединены с вторыми входами элементов соответственно третьей, пятой групп и четвертой,. шестой групп.55В предлагаемом устройстве числа А и В сравниваются в СОК .не с точностью до интервалаР +1)Ркак в известном, а внутри этсго интервала с точностью до единицы этого интервала. Это достигается путем дополнительного сравнения величин остатков ял и Ьл по наибольшему основанию Р СОК.На фиг. 1 и 2 представлена структурная схема устройства.Устройство содержит входы 1 и 2 первогб и второго чисел, первый и второй входные регистры 3 и 4, первый блок 5 хранения констант нулевнэации, блок 6 сравнения остатков а и Ьлпервый сумматор 7, первую группу изл И = - 1- Р сумматоров 8,...

Номер патента: 1160408

Опубликовано: 07.06.1985

Авторы: Евстигнеев, Кошарновский, Свириденко, Титов

МПК: G06F 7/72

Метки: классов, остаточных, системе, сложения

...цель достигаетсятем, что в устройство для сложенияв системе остаточных классов, содержащее группу сумматоров по модулям оснований системы счисления,входы которых соединены с соответствующими входами первого и второгооперандов устройства, а выходыявляются выходами результата устройства, введены два преобразователяв код остатка по дополнительномумодулю, сумматор по дополнительному модулю и схема сравнения,причем входы первого и второго преобразователей в код остатка по дополнительному модулю соединены с входами соответствующих операндов устройства, а выходы подключены квходам сумматора по дополнительному модулю, выход которого и выходы сумматоров по модулям основанийсистемы счисления подключены к входам схемы сравнения, выход...

Номер патента: 1166098

Опубликовано: 07.07.1985

Автор: Краснобаев

МПК: G06F 7/49

Метки: классов, остаточных, системе, умножения

...На фиг, 1-3 представлена структурная схема устройства для умножения в системе остаточных классов.Устройство содержит входы 1 и 2 первого и второго операндов в коде табличного умножения устройства, входы 3 и 4 первого и второго операндов в комплексной Форме устройства, первый 5, второй 6, третий 7, четвертый 8 входные регистры, первый 9, и второй 10 блоки умножения, вход 11 коэффициента изоморфизма устройст ва, первый 12 и второй 13 сумматоры5 1166по модулю И, группы 14-18 элементовИЛИ, первый 19 и второй 20 дешифраторы, сумматор 21 по модулю два, элементы ИЛИ 22-29, первая 30 и вторая31 группы ключевых элементов, коммутатор 32, элементы И 33-40, первая41 и вторая 42 группы элементов И,шифратор 43, первый 44 и второй 45выходные...

Номер патента: 1166116

Опубликовано: 07.07.1985

Авторы: Акушский, Инютин, Макеев, Максимов, Пак

МПК: G06F 11/08

Метки: классов, коде, обнаружения, остаточных, ошибок, системы, слабоарифметическом

...с выходом входного модульного регистра 2,Недостатком данного устройства является большой объем оборудования,Целью изобретения является сохра щение объема оборудования.Поставленная цель достигается тем, что устройство для обнаружения ошибок в слабоарифметическом ко. де системы остаточных классов, со держащее входной (И +1)-разрядный модульный регистр, К групп из И шифраторов, группу иэ к сумматоров по модулю, блок сравнения с нулем, причем выходы и информационных разря дов входного модульного (И+к)-разрядного регистра соединены с входами соответствующих шифраторов каж. 16 2дой иэ к групп, выходы шифраторов каждой группы соединены с соответствующими входами соответствующего сумматора по модулю группы, выходы блока, сравнения с нулем...

Номер патента: 1166117

Опубликовано: 07.07.1985

Автор: Краснобаев

МПК: G06F 11/08

Метки: информации, классов, остаточных, системе

...модулей устройства, выходы сумма-торов по модулю первой группы соединены с первыми входами соответствующих сумматоров по модулю второйгруппы, выход первого разряда входного регистра соединен с вторым входомпервого сумматора по модулю второйгруппы, содержит группу дешифраторов,группу элементов памяти, группу шифраторов, третью группу сумматоровпо модулю, два сумматора по модулюи коммутатор, причем выходы разрядовс второго по (и)-й входного регистра соединены с вторыми входами соответствующих сумматоров по модулю второй группы, первый и второй входыпервого сумматора по модулю соединены соответственно с выходом первого разряда входного регистра и с входом первого модуля устройства, первый и второй входы второго сумматорапо модулю...

Номер патента: 1167600

Опубликовано: 15.07.1985

Автор: Хлевной

МПК: G06F 5/00

Метки: десятичный, классов, код, кода, остаточных, преобразования, системы

...группу элементов И и группу элементов НЕ, причем выходы с шестого по девятый шифраторов группы соединены соответственно с информационными входами с первого по четвертый соответствующего блока преобразования параллельного кода в последовательный второй группы, входы синхронизации с первого по четвертый которых соединены с соответствующими выходами распредели. теля импульсов, выходы блоков преобразования параллельного кода в последовательный первой группы соединен с первыми входами соответствующих элементов И группы, выходы которых соединены с соответствующими суммирующими входами счетчика по мо3 1167600дулю, вычитающие входы которого соединены с выходами соответствующихблоков преобразования параллельногокода в последовательный...

Номер патента: 1175034

Опубликовано: 23.08.1985

Авторы: Вершков, Хлевной, Червяков, Швецов

МПК: H03M 1/66

Метки: классов, кода, напряжение, остаточных, системы

...блок 16 суммирования напряжений, блок 17 йыдачи напряжения, входные шины 35 3, Преобразователь по и. 1, о тл и ч а ю щ и й с я тем, что блок сборки сигналов сравнения выполнен на (й) элементах И, первые входы которых и второй вход первого элемента И являются входами блока сборки сигналов сравнения, каждый прямой выход (й) элементов И, начиная с первого, подключен к второму входу последующего элемента И, прямой выход (- 2) элемента И является первым выходом блока сборки сигналов сравнения, а инверсные выходы элементов И являются вторыми выходами блока сборки сигналов сравнения. 18,1 - 18 п, выходную шину 19, шину20 начала преобразования.Первый и второй преобразователи5 и 6 кодов могут быть выполнены,например, как показано на фиг, 2,для...

Номер патента: 1176326

Опубликовано: 30.08.1985

Авторы: Амербаев, Бородин, Копосов, Рец

МПК: G06F 7/72, H03M 7/00

Метки: арифметическое, классов, остаточных, системе

...за"прета, выход 24 результата устройства, выходы 25-28 дешифратора 8,35Арифметическое устройство в системе остаточных классов работает следующим образом.При выполнении арифметических операций на входы 11, 12 и 13 операндов40заносятся коды операндов в индексном представлении (ЫЙ а, пд В,1 пд с). На вход дешифратора 8 подается код с входа 10 кода операции.В соответствии с кодом операции уст 45ройство, выполняет арифметическую опе 2рацию /+аВ тс/ в индексном предРставлении, базовую операцию перевода непозиционного кода в позиционный (полиадический )код по алгоритму Танаки и операцию перевода позиционного кода в код системы остаточных классов.Дешифратор 8 имеет четыре выхода.Выход 25 (однобитовый ) соответствуетзнаку слагаемого, выход 26...

Номер патента: 878061

Опубликовано: 23.09.1985

Авторы: Акушский, Инютин, Макеев, Пак, Рыбина, Турмухамбетов

МПК: G06F 11/08

Метки: классов, обнаружения, остаточных, ошибок, системе

...хранения констант исправленияЭвходами подключенный к входному регистру, а выходами подключенныйк входам сумматоров по контрольнымоснованиям и входам блоков вычисления неточного ранга числа 21,Недостатком устройства являетсябольшой объем оборудования.Цель изобретения - сокращениеЭЗобъема оборудования. Цель достигается тем, что устройство, содержащее входной регистр, 40 входы которого являются входамиустройства, сумматор по модулю, выход которого подключен к входу блока ана" лиза на нуль, выход которого являет ся выходом устройства, содержит 4 группу их и+2 шифраторов (и - количество рабочих оснований системы)Ф входы которых подключены к соответствувнцим выходам входного регистра, а выходы " к входам сумматора по мо дулюеНа...

Номер патента: 1181139

Опубликовано: 23.09.1985

Авторы: Хлевной, Швецов

МПК: H03M 1/28

Метки: классов, код, остаточных, системы

...А, при этом .О.А + О, 35где Ь - вели пша шага квантования;Я - погрешность преобразования.В системе остаточных классов цифровой эквивалент А представляется разрядными цифрами кос о 1., которые определяются иэ выраженияЫГА 1(2) где- величина выбранных взаимно прос. пю. оснований СОК, которыми представляетсяячисло А в диапазоне 0- П р;-Велигдвв 1чину-о выражения (2) вЬзможно предстар,1(3)або П р;где ц, -. принимают значения 0 или 1 и фактически являк 1 тся раэряднымл цифрами пред 139 г ставленияА 1 в двоичном представлении, Еслй известны значения- 1 11 представленное в форме (3), и остаток сс по наименьшему ос. новацию, то любой иэ оставшихся остатков о, определяется какк,ав, +а;)тоо Р 1 ргде коэффициенты 1, определяются из (3) по...

Номер патента: 1181140

Опубликовано: 23.09.1985

Авторы: Хлевной, Швецов

МПК: H03M 1/28

Метки: аналого-цифровой, классов, код, остаточных, системы

...чертеже изображена функциональная схема аналого-циФрового преобразователя в код СОК.Предлагаемое устройство содержит блоки 1.1-1.Нвычитания, компараторы 2.1-2.п, цифроаналоговые преобразователи 3.1-3. п, счетчики 4.1-4.п, инверторы 5.1-5. и, дополнительные элементы И 6.1-6.Н, элемент И 7, В 5 -триггер 8, шифраторы 9.1-9.П, сумматоры 10.1-10.Ппо модулям оснований СОК, кроме наименьшего, входную шину 11, шину 12 тактовых импульсов, шину 13 "Запуск", выходные шины 14 по соответствующим основаниям.Устройство работает следующим образом.В исходном состоянии счетчики 4, сумматоры по модулю 10 и триггер 8 установлены в нулевые состояния цифроаналоговые преобразователи (ЦАП) 3.1-3.йимеют величины шагов квантования равныей ЦАП 3.1 -...

Номер патента: 1181141

Опубликовано: 23.09.1985

Автор: Хлевной

МПК: H03M 1/28

Метки: аналого-цифровой, классов, остаточных, системе

...по наибольшему основанию СОК, блоки 21-2коррек ции, входную шину 3, шину 4 коррекции, выходные шины 5-5кодов по основаниям СОК, аналого-цифровые преобразователи (АЦП) 6,-6 ., сумматоры 7 -7., шифраторы 8 1-8 и 25 шины 9-9 ц.1 кодов оснований СОК.Блок 1 выполнен на АЦП 10 и 11, цифроаналоговом преобразователе (АЦП) 12, блоке 13 вычитания. Бло-, ки 2-2 и , выполнены на сумматорах 14 по модулю наибольшего основания СОК, блоках 15 сравнения, регистрах 16.Вход блока 1 объединен с входами АЦП б. и является входной шиной 35 3 преобразователя, выход блока 1 является выходной шиной 5кода по наибольшему основанию СОК и подключен к остаткам первым входом блоков 2-2коррекции, выходы которых40 являются выходными шинами 5-5. кодов остатков по...

Номер патента: 1196864

Опубликовано: 07.12.1985

Авторы: Сванишвили, Хацкевич, Чачанашвили

МПК: G06F 7/72, H03M 7/00

Метки: знака, классов, остаточных, системе, числа

...быстродействия.На чертеже приведена схема уст" ройства рля определения знака числа в СОК.Предлагаемое устройство содержит группу входных регистров 1,схему 2 сравнения, дешифратор 3 нуля, группу блоков 4 памяти, группу аналоговых ключей 5, сумматор 6, вычитатель 7, группу цифроаналрговых преобразователей 8, элемент НЕ 9,элементы И 10 и 11, аналоговые .ключи 12 и 13, триггер 14 и схемы 15-17 сравнения.Устройство для определения знака числа в СОК работает следующим об- разом.В качестве оснований СОК выбрана однопараметрическая система видаР ы 2 Т - .1 Р2 Т Р = .2 Т + 1 .ф г ф 3Для числа А = (с, Ыг, с) "определяется номер интервала 1 по старшему основанию3= Л+ Лг + Ль+ 1 + 1 г Р(шо Р) э о;где Л; = - (тпой Р);К = 2; Кг = 2 Т - 1; К =...

Номер патента: 1200429

Опубликовано: 23.12.1985

Авторы: Иванченко, Прокопьев, Торопов

МПК: H03M 7/00

Метки: классов, код, остаточных, позиционный, преобразования, системы, числа

...чис. ла из системы остаточных классов в позиционный код содержит позиционный счетчик 1, группу 2 вычитающих модульных счетчиков, элементы ИЛИ. 3 и 4, элементы И 5-7, триггер 8, вычитающий счетчик 9 по наибольшему основанию, вход 1 0 "Пуск уст; ройства", тактовый вход 11 устройства, выход 12 устройства.Позиционный 1 и вычитающий 9 счетчики по наибольшему основанию позволяют соответственно увеличивать содержащееся в нем число на единицу или заданную для него константу ц = .П Р и уменьшать на единицу или заданнуи для него константу 1 = = /."П Р/ тоа Р.При обнулении каждого вычитающего модульного счетчика 2 группы и счетчика 9 с его выхода выдается сигнал логического нуля, Устройство для . преобразования числа из системы остаточных...

Номер патента: 1200430

Опубликовано: 23.12.1985

Авторы: Брылев, Иванченко, Прокопьев, Торопов

МПК: H03M 7/00

Метки: классов, код, кода, остаточных, позиционный, системы

...техники и может бытьиспользовано для сопряжения вычислительных устройств, функционирующих,в позиционной системе счисления исистеме остаточных классов.Целью изобретения является сокращение количества оборудования.На чертеже представлена схема преобразователя кода из системы остаточных классов в позиционный код.Преобразователь кода из системыостаточных классов в позиционный кодсодержит модульные счетчики 1-3,генератор 4 тактовых импульсов, элементы И 5-8, триггеры 9-11, элементИЛИ 2, блок 3 элементов И, блок 4элементов запрета, сумматор 15, вход16 начальной установки преобразователя, входы 17 и 18 первой и вто-рой констант преобразователя, выход 19 преобразователя.Преобразователь работает следующим образом,Для работы преобразователя...

Номер патента: 1200432

Опубликовано: 23.12.1985

Авторы: Кора, Лукоянов, Музыченко, Ростовский

МПК: H03M 7/18

Метки: классов, код, кода, остаточных, позиционный, системы, числа

...дополнительные коды по основаниям Р 1 =3, Р 2=5, Рз =7 кратн оста ьн оснований, шифратор 12 в код произведения оснований и дешифратор 13 25 .первый вход которого подключен к тактовому входу сумматора 7 и тактовому входу 14 преобразователя, а другие входы соединены с выходами сумматоров 1-3, вторые входы которых подключены к выходам соответствующих шифраторов 9-11, входы которых соединены с соответствующими выходами, дешифратора 13 и соответствующими. входами шифратора 12, выходы которого подключены по входам разрядов сум 35 матора 7, последний выход дешифратора 13 является выходом 15 признака окончания работы преобразователя, информационные входы 16 по основанию40 Р=11 соединены с входами соответствующих разрядов сумматора 7,...

Номер патента: 1203688

Опубликовано: 07.01.1986

Авторы: Иванченко, Прокопьев

МПК: H03H 7/00

Метки: классов, код, кода, остаточных, позиционный, системы, числа

...из СОК 1 Оз позиционный код, на фиг. 2 - схема блока управления.Преобразователь кода числа изСОК в позиционный код содержит блок1 управления, блок 2 модульных вь 15читателей, позиционный накапливающий сумматор 3, блок 4 дешифраторануля, блок 5 хранения констант,выход 6 преобразователя, выходы 7и 8 блока 1 управления, вход 9 остатков по 1-(п - 1) модулям преобразователя, вход 10 по старшемумодулю преобразователя, вход 11блока 1 управления, вход 12 пускапреобразователя, вход 13 блока управления, тактовый вход 14 преобразователя (и - число модулей СОК).Блок 1 управления содержит триггеры 1 э и 1 б, элементы И 17 и 18,группы 19 и 20 элементов И, коммутатор 21 и элемент 22 задержки.Преобразователь кода числа изСОК в позиционный код...

Номер патента: 1206961

Опубликовано: 23.01.1986

Авторы: Лукоянов, Мартьянов, Музыченко

МПК: H03M 7/18

Метки: классов, код, кода, остаточных, позиционный, системы, числа

...является повышение быстродействия.На чертеже представлена структурная схема преобразователя кода числа из системы остаточных классов с , основаниями р, = 3, Рг 5, Р 7 р 11 в позиционный код двоичный).Преобразователь кода числа из системы остаточных классов в позиционный код содержит модульные сумматоры 1 - 3, позиционный сумматор.4, элементы И 5 - 8, информационные входы 9 - 12 по соответствуощим основаниям, информационные выходы 13, тактовый вход 14, выход 15 признака окончания рабочы, вход 16 признака начала работы. Сумматор 1 содержит счетные триггеры 17 и 18, элементы ИЛИ 19 и 20 и элемент 2 И-ИЛИ/2 И-ИЛИНЕ 21. Сумматор 2 содержит счетныетриггеры 22 - 24, элементы ИЛИ 25 - 27 и элемент ЗИ-ИЛИ/ЗИ-ИЛИ-НЕ 28. Сумматор 3...

Номер патента: 1206962

Опубликовано: 23.01.1986

Авторы: Брезгунов, Долгов, Краснобаев

МПК: H03M 7/18

Метки: информации, классов, коррекции, остаточных, ошибок, представленной, системе

...состояние, на выходах 22 которых появятся единичные сигналы, В случае появления на входе 20 сигнала "0" тактовые импульсы не будут проходить через элементы И 15, в результате чего на одном из выходов 22 сигнал "1" будет отсутствовать, Подачей на вход 21 сигнала "1" все элементы блока 6 управления устанавливаются в нулевое. состояние.Сигналы коммутации с блока 6 управления поступают на дешиФраторкоторый в случае поступления на его входы более одного сигнала "0"выдает сигнал "Ошибка" по выходу 14,1206962 Таблица 2 Числа А Число А в СОК в позици 5 . Оннои си стеме Р, = 3 Р = 5 э счисления 01 О 00 000 000 0 1 001 001 010 010 011 011 100 100 000 101 001 110 1 0 0 0 15 4 0 1 1 0 0 0 7208 1 0 011 001 100 010 000 011 001 100 010 10 011 110...

Номер патента: 1208156

Опубликовано: 30.01.1986

Авторы: Гиль, Добровольская, Кинареевский, Кущенко, Скрябин, Ульянова, Черепанин

МПК: B03B 5/62

Метки: гравитационного, ископаемых, классов, мелких, обогащения, полезных

...15 обогащения мелких классов полезных ископаемых, общий вид; на фиг.2 сечение А-А на фиг.1; на фиг.З - вариант исполнения устройства с расширенной верхней частью, вид сбо Ку вУстройство выполнено в виде наклонного желоба 1 с поперечными перегородками 2. Система неподвижных дек 3 образует продольные каналы 4 (на фиг,1 показано устройство, условно состоящее из трех каналов . Верхняя крышка и дно желоба 1, а также неподвижные деки 3 представляют собой конгруэнтные цилиндрические поверхности радиуса, равного двойной ширине желоба. Питающая воронка 5 снабжена вертикальными перегородками 6 по числу рабочих каналов. Поперек каналов 4 в верхней35 их части в пространстве между попе - речными перегородками 2 проходят сквозные трубки 7,...

Номер патента: 1224803

Опубликовано: 15.04.1986

Авторы: Брезгунов, Долгов, Краснобаев

МПК: G06F 7/04

Метки: классов, остаточных, системе, сравнения, чисел

...100, которое поступает на вход регистра 6. Блок 8 по значению 1 = 01 определяет константу в виде- (01, 01, 001) (см. табл. 2). Сумматор 7 производит операцию вычитания Ь = Ь - 11 в СОК и операнд д = (00, 01, 011), кратный Р, = 2, поступает на первые входы сумматоров 9, на вторые входы которых по шинам 10 поступают константы О, Р , 2 Р,14 Р, (см. табл, 3). Так как Ь - 14 Р ь О, то на первую группу входов схемы 11 поступает однорядовый код длиной в М = 15 (от нулевого до четырнадцатого) двоичньгх разрядов 011111111111111, где на четырнадцатом ( = 14) месте (с + 1 = 15) ноль, а на остальных местах - единицы. На вторую группу входов схемы 11 (по шинам 12) подается код в виде 111111111111101 (Р -1-Р = О, ш = 1), Так как к = 141, то с...