Устройство для контроля информации в системе остаточных классов

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛин 4(5 ц С 06 Г 11/08 НИЕ ИЗОБРЕ МУ СВИДЕТЕЛЬСТВУ И ТЕН СНО КА 4-24.8) с в ОСУДА СТВЕННй НОМИТЕТ ССС 1ПО ДЕЛАМ ИЗОБ ЕТЕНИй И ОТНРЫТИй кое свидетельство СССС 06 У 11/08 1980.е свидетельство СССРС 06 Р 11/08, 1981(54) (57) УСТРОЙСТВО ЛЛЯ КОНТРОЛЯ ИНФОРМАЦИИ В СИСТЕМЕ ОСТАТОЧНЫХ КЛАССОВ, содержащее входной регистр, первую группу сумматоров по модулю, вторую группу сумматоров по модулю и элемент ИЛИ, причем выходы разрядов с второго по и -й ( й - число ос.- нований) входного регистра соединены соответственно с первыми входамй умматоров по модулю первой группы, торые входы которых соединены соот- . ветственно с входами с второго по П-й модулей устройства, выходы сумматоров по модулю первой группы соединены с первыми входами соответствующих сумматоров по модулю второй группы, выход первого разряда входно" го регистра соединен с вторым входом первого сумматора по модулю второй группы, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональ- - ных возможностей за счет исправления однократных ошибок, оно содержит группу дешифраторов, группу элементов памяти, группу шифраторов, третью группу сумматоров по модулю, два сумматора по модулю и коммутатор, приЯО 11 6117 А чем выходы разрядов с второго по(и)-й входного регистра соединеныс вторыми входами соответствующихсумматоров по модулю второй группы,первый и второй входы первого сумматора по модулю соединены соответственно с выходом первого разряда вход;ного регистра и с входом первогомодуля устройства, первый и втдройвходы второго сумматора по модулюсоединены соответственно с выходомпервого сумматора по модулю и выходом и-го разряда входного регистра, выходы сумматоров по модулю второй группы и выход второго сумматора по модулю соединены соответственно с входами дешифраторов группы, выходы которых соединены с первыми адресными входами соответствующих элементов памяти группы ис вторыми адресными входами последующих элементов памяти группы,выходы элементов памяти группы соединены с входами соответствующихшифраторов группы, выходы которыхсоединены с соответствующими входами элемента ИЛИ и с первыми входамисоответствующих. сумматоров по модулютретьей группы, вторые входы которых соединены с выходами соответствующих разрядов входного регистраи.с первой группой информационныхвходов коммутатора, вторая группаинформационных входов которого соединена с выходами сумматоров по модул 1 о третвей группы, управляющий1 вход и выход коммутатора соединенысоответственно с выходом элемента ИЛИ и выходом устройства.117 1 1166Изобретение относится к вычислительной технике и может быть исполь. зовано в системах автоматики и ЭВМ, функционирующих в системе остаточных классов (СОК). 5Известно устройство для обнаружения и исправления ошибок в системе остаточных классов, содержащее входные регистры, преобразователь в позиционный код, блок сверткипо контроль ным основаниям, схему сравнения, .блок выделения ошибочного основания, сумматор, блок хранения поправок, . группу дешифраторов, группу элементов ИЛИ, группу схем сравнения Я . 15Недостатками данного устройства являются большое количество оборудования и низкое быстродействие.Наиболее близким по технической сущности к изобретению является уст ройство для обнаружения ошибок в системе остаточных классов, содержащее группу входных регистров, первую группу сумматоров по модулю, вторую группу сумматоров по модулю, эле мент ИЛИ, причем выходы входных регистров группы подключены к первым входам сумматоров по модулю первой группы, вторые входы которых являются входами констант устройства, а выходы подключены к первым входам сумматоров по модулю второй группы, вторые входы которых подключены к выходу первого входного регистра группы, а выходы соединены с соответствующи- З 5 ми входами элемента ИЛИ, выход которого является выходом устройства 2.Известное устройство позволяет обнаруживать ошибки в системе остаточных классов. Ю Недостатком его являются низкиефункциональные возможности, заключающиеся в неспособнс 1 сти исправлять ошиб"ки,Цель изобретения - расширениефунк циональных возможностей за счет исправления однократных ошибок.Поставленная цель достигается тем,что устройство для контроля информа"ции в системе остаточных классов, 50содержащее входной регистр, первуюгруппу сумматоров по модулю, вторуюгруппу сумматоров по модулю и элемент ИЛИ, причем выходы разрядовс второго по и-й (и - число оснований) входного регистра соединенысоответственно с первыми входамисумматоров по модулю первой группы,вторые входы которых соединены соответственно с входами е второго пои-й модулей устройства, выходы сумма-торов по модулю первой группы соединены с первыми входами соответствующих сумматоров по модулю второйгруппы, выход первого разряда входного регистра соединен с вторым входомпервого сумматора по модулю второйгруппы, содержит группу дешифраторов,группу элементов памяти, группу шифраторов, третью группу сумматоровпо модулю, два сумматора по модулюи коммутатор, причем выходы разрядовс второго по (и)-й входного регистра соединены с вторыми входами соответствующих сумматоров по модулю второй группы, первый и второй входыпервого сумматора по модулю соединены соответственно с выходом первого разряда входного регистра и с входом первого модуля устройства, первый и второй входы второго сумматорапо модулю соединены соответственнос выходом первого сумматора по модулюи выходом п-го разряда входного регистра, выходы сумматоров по модулювторой группы и выход второго сумматора по модулю соединены соответственно с входами дешифраторов группы,выходы которых соединены с первымиадресными входами соответствующихэлементов памяти группы и с вторымиадресными входами последующих элементов памяти группы, выходы элементовпамяти группы соединены с входамисоответствующих шифраторов группы,выходы которых соединены с соответствующими входами элемента ИЛИ и с пер 1 выми входами соответствующих сумматоров по модулю третьей группы, вторые входы которых соединены с выходами соответствующих разрядов входногорегистра и с первой группой информационных входов коммутатора, втораягруппа информационных входов которогосоединена с выходами сумматоров по модулю третьей группы, управляющий вход и выход коммутатора соединены соответственно с выходом элемента ИЛИ и выходом устройства,На чертеже представлена схема устройства для контроля информации в системе остаточных классов,устройство для контроля информации в системе остаточных классов содержит вход 1 устройства, входной регистр 2, первую группу суммато3 11661ров 3 - 3., по модулю, вторуогруппу сумматоров 4- 4 по модулю, входы 5 модулей устройства,группу дешифраторов 6 1 - 6, группу элементов 7- 7 п памяти, группу 81 - 8, шифраторов, третью группу сумматоров 9 - 9по модулю,элемент ИЛИ 10, коммутатор 11, первый сумматор 12 по модулю, второйсумматор 13 по модулю, выход 14 уст Оройства. Сумматоры 12, 3 - 3.1 по модулю работают соответственно по модулям Р 1 - Р, Сумматоры 4, - 4 по моду лю работают соответственно по моду" лям 1Ик+с (Ркнаибольший общий делитель оснований Рк Р (1 с=1 - и). Сумматор 13 по модулю работает по модулю с 1 я, . Сумматоры 9- 9 п работают соответственно по модулям Р 1 - Рп. Основания Р 1 - Рп попарно йепростые..Устройство для контроля информации в системе остаточных классон ра- д ботает следующим образомПо входу 1 устройства в регистр 2 заносится исходный операнд в СОК1Элемент 71 памяти 17 4А=(а, а, , а), представленный по основаниям Р , Р Р. С выхода регистра 2 значение остатков в двоичном коде поступает на первые входы соответствующих сумматоров 3- 3 п,и 12 и вторые входы суммато-. ров 4 - 4 , и 13. На в торые входы сумматоров 3 - . 3 и 12 по входам 5 в двоичном коде поступают соответствующие значения оснований, сумматоры 31 - Зя , 12 инвертируют по модулю Р значение остатков а, т.е. а=Р-а. На первые входы сумматоров 4 к поступают значения а а на первый вход сумматора 13 поступает значение а . С выходов сумматоров 4 значения (а,+а)щойд, через соответствующие дешифраторы 6- 6, в унитарном коде поступают на соответствующие входы элементов 7 к и 7 па,мяти. С выхода сумматора 13 через дешифратор 6 значение а,(а+а, )шой дд,в унйтарном коде постуйаетна соответствующие входы первого и и-го элементов памяти.Элементы 7 - 7 памяти кодируются согласно следующим таблицам (для основания Р =4, Р =6, Рэ=12).1Элемент 7 памятиПодписноеитета СССРи открытийнаб., д. 4/5 4 Тираж 710 ИИПИ Государственного кпо делам изобретении , Москва, Ж, Раушска Заказ 43 о В 130 Филиал ППП "Патент", г.ужгород, ул.Проектная, 4 г11661Если число А искажено по основанию Р у.е, а о АДЬО , тогда на"1 ф П П %выходе 7,-го элемента памяти присутствует сигнал, соответствующий значению Ь Р - бар в унитарном коде. С выЯе Кхода ЗК-го шифратора это значение в двоичном коде поступает на первый вход сумматора 9 (на первые входы остальных сумматоров 9 с выходов соответствующих шифраторов 81 - 8 по О ступают нулевые значения) и на вход элемента ИЛИ 10,;Значения остатков числа А регистра 2 поступают в двоичном коде на вторые входы соответствующих сум маторов 9 1 - 9. Происходит сложение с 1= а + ена сумматоре 9еи сложение с нулем. остатков на других сумматорах 9.Таким образом, с выходов сумма тора 9 - 9 п исправленный операнд А 17 6через коммутатор 11, открытый по второй группе входов сигналом с элемента ИЛИ 10, поступает на выход 14устройства.Если число А не искажено, то с выходов элементов 71 - 7 памяти отсутствуют сигналы, отличные от нулевых, и число А через первую группувходов коммутатора 11 поступает с регистра 2 на выход 14 устройства,Техническое преимущество изобретения состоит в существенной расширении функциональных возможностей устройства за счет исправления однократных (в одном произвольном остатке операнда в СОК) ошибок. Положительный эффект от использованияизобретения состоит в воэможностикорректировать ошибки в динамике вычислительного процесса без перерыварешения задач,