Преобразователь кода системы остаточных классов в позиционный код

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК Р 5 00 51) ГОСУДАРСТВЕННЫПО ДЕЛАМ ИЗОБРЕ МИТЕТ СССРЙ И ОТКРЫТИЙ ОПИС ИЗОБРЕТЕНИЯ ТВУ с Ъ Ь;ссС сВ Ю с нои,идетельств 5/02, 197 етельство 5/02, 19 7(54)(57)СИСТЕМЫ ООННЫИ КОД ПРЕОБРАЗОВАТЕЛЬ К СТАТОЧНЫХ КЛАССОВсодержащий вход уппы элементов И, й регистр, выходы выходами преобраз В ПОЗИЦИой ресумматоркоторого истр, гр выходно являются ате АВТОРСКОМУ СВИД(56) 1. Авторское свВ 610102, кл. С 06 Р2, Авторское свидУ 594500, кл. С 06 Г 801151948 А информационные входы которого соединены с входами входного регистра, о т л и ч а ю щ и й с я тем, что, с, целью повышения быстродействия, в нем сумматор выполнен модульным и в него введены группа дешифраторов и группа шифраторов, входы шифраторов соединены с выходами соответствующих дешифраторов группы, входы которых соединены с выходами соответствующей группы разрядов входного регистра, выходы каждого шифратора группы соединены с первыми входами элементов И соответствующей группы, вторые входы которых соединены сссоответствующими входами модульного сумматора.1151948 Изобретение относится к вычислительной технике и предназначенодля преобразования кодов, представленных в системе остаточных классов(СОК), в позиционный двоичный код, 5для сопряжения периферийного оборудования с процессором, функционирующим в СОК,Цель изобретения - повышение быстродействия преобразователя. , 10На чертеже приведена структурная.схема предлагаемого устройства,гдев качестве примера представленоразбиение преобразователя на дваканала.Предлагаемое устройство содержитвходной регистр 1, выходы которогоподключены к входам дешифраторов 2и 3, состоящих из элементов И 4, выходы которых подключены к соответствующим входам шифраторов 5 и 6,а выходы цифраторов через элементыИ 7 и 8 групп подключены к соответствующим входаи модульного сумматора9, выходы которого соединены с входаии выходного регистра 10. Информационные входы 11 и выходы 12 преобразователя соединены .с входаии ивыходами входного и выходного регистров. Управляющие входы 13 и 14соединены с входаии элементов Игрупп 7 и 8.Предлагаемое устройство исполь-.зует следующий принцип работы.Пусть задана СОК с основаниямиР Р Р . Для заданной СОК1 гфичисло А представим в диапазоне0 - П Р,. - 1, остатками1А(1 фгь 0 41 РР - 1 0 р РР -1. 5 Для получения числа А в позиционном коде необходимо выполнить операцию(2) Представим заданную СОК по двум составныи основаниям Р, и Р , причем 1 уи так как на выбранную СОК всегда накладывается условие взаимной простоты выбИраемых оснований, то Р и Р представляются только произведенияии У 1 Рг Рпричем вводим некоторое ограничение, коложив Р. " Рг Например для СОК с основаниями Р 4 Р (РР это достигается теи, что55Р 11 РР Рг РгРьтак как Р, Рг ..,Р-вэаиинопрос-.1тые числа, то и (Р,;, Рг 1) 1, т,е. также числа взаимно простые. Нриэтом число А представится в новойСОК остатками А(Р 1lг) = АЫ 1 Ог ) (3) и, как легко видеть для привеченногопримера, lь = (ф 1ОФ) Рг (фг ю)причем р, и д представляются в диа-.пазоне А = /5 В 1+ узг Вг - гР(4) где В 1 Вг - ортогональные базисыдля новой СОК, определяемой из соотношений 1 - 2В, Ь 1 (шоа Р);11В 0 (Бой Р 1)В г1 (пюс Рг ) (5)и величикы В 1 и Вг есть постоянныедля конкретно заданной СОК;г - величина ранга числа А.Такии образом, процесс переводачисла из СОК в позиционную системусчисления сводится к сведению числаостатков, которыин представляетсячисло в СОК, к двум остаткам, которые в последующем преобразуются впозиционную систему счисления с помощью метода ортогональных базисов.Аналогично разбиение систеиы оснований СОК может быть произведено ина большее число групп.Предлагаемое устройство работаетследующим образом,В начальный момент времени числоА, представленное остатками 1 г,.д в однопоэнционнои кодено шинаи 11 заносится во входнойрегистр 1. Состояние выходных шинвходного регистра 1 дешифруетсядеанфраторами 2 и 3. Причем числовходов элементов И 4 определяетсяколичеством основакий, входящих вданную группу. Так например, дляприведенного примера с четырьмяоснованияии с Р 1 " 3, Р 2 4 Рэ= 5,Р7 разбиение на две группы можДешифратор 2И 4 - 0; 0И 4И 4 - 2; 2И 4 - 0 3И 4 -1; 4 И 4-2;5 И 4, - 0; б И 4 - 1; 0И 4 -2; Нг 1 1 О 3 1151но сделать так; первая (Р = 3,Р = 7 ), вторая (Р = 4, Р = 5),при этом входы элементов И 4 дешифратора 2 подключаются следующим образом: 5 948 4- 21 Р Р = 20, коэффициентыортогонального базиса равныВ = 400, В, = 21, тогда на выходе шифратора 5 представляется результат в двоичном коде преобразования(400,6,) шод Ргде р - остаток от числа по состав.ному основанию РРНа выходе шифратора б представляется результат в двоичном коде преобразованияДешифратор 3И 4-0; ОИ 4, -1;1и 4 - 223И 4-3; ЭИ 4 - 0 4И 4, - 1; ОИ 41 - 2; 1И 4 - 3 2 20 Ф ВНа выходах дешифраторов 2 и 3 коды в диапазонах О - (Р Р. - 1)пред ставляются в однопозиционном коде. Эти однопоэиционные коды преобразуются с помощью шифраторов 5 и б в двоичный код соответствующий произведению однопозиционных кодов на 50 выходах дешифраторов 2 и 3 на величины коэффициентов ортогонального базиса для составных оснований РР и РгР . Так для приведенногопримера Р, = 3, Рг 4, Р = 5, 55 , Рд = 7 для составных оснований( И 4 -3 42 огде группа цифр О;0 показывает,что один вход элемента И 4, дешифратора 2 подключен к выходной нулевой шине З 0 входного регистра 1, соответствукг щей основанию РЭ, а вторая цифра показывает, что второй вход эле 11 И мента И 4 подключен к шине 0входного регистра 1, соответствующей 35 основанию Р = 7, входы элемента И 4 дешнфратора 2 подключены к шине1" основания У, = 3 и шине "1" основания Р = 7. Аналогичным образом подключаются входы других эле ментов И 4 дешифратора 2 и дешифратора 3. гдер - остаток от числа по составгному основанию РгР .В данном случае выход элементов Р 4 дешифратора 2 не подключен ни к одному входу шифратора 5. Выход элемента И 4 г подключен к (400 1) вой 420 = 11001000, входам шифратора 5, Выход элемента 4 подключен к (400 2)шод 420 = 380 о= 10111000 шифратора 5.Аналогично соединены все оставшиеся выходы дешифратора 2, Таким же образом подключены и выходы дешифратора 3.Через время большее, чем длительность переходных процессов в дешифраторах 2 и 3 и шифраторах 5 и б, управляющему входу 13 подается импульс, который открывает группу элементов И 7 и тем самым операнд в двоичном коде, соответствующий величине (, В) шод Р заносится в модульный сумматор. После записи первого операнда в модульный сумматор 9, сигнал с входа 13 снимается и подается разрешающий сигнал на вход 14. При этом открывается группа элементов И 8 и величина (Р Вг) шод Р прибавляется в содержимому модульного сумматора 9. По окончании суммирования результат переносится в выходной регистр 10, с которого по выходам 12 снимается результат преобразования. Таким образом, процесс преобразования в предлагаемом устройстве сводится в двум тактам преобразования.