Преобразователь двоичного кода в код системы остаточных классов

(19 4(51) С 06 ПИСАНИЕ ИЗОБРЕТЕНИЯАВТОРСКОМУ СВИДЕТЕЛЬСТВУ 18П.Л.Прокопьев СУДАРСТВЕННЫЙ НОМИТЕТ СССР 0 ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТ(56)Авторское свидетельство СССР Р 983701, кл. С Об Г 5/00, 1981.Авторское свидетельство СССР Ф 1001079, кл. С 06 Г 5/00, 1981. (54)(57) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО КОДА В. КОД СИСТЕИЬ ОСТАТОЧНЫХ КЛАССОВ, содержащий первый и второй регистры, блок умножения на константу по модулю Р; ( 1 1,2.Р ), сумматор по модулю Р; и+1)-разрядный входовой регистр, причем выко ды старших разрядов входного регист ра, где (и+1)1 оя Р, соединены с информационными входами первой группы коммутатора, информационные входы второй группы которого соединены с соответствующими выходами второго коммутатора, информационные входы первой и второй групп которого соединены соответственно с выходами первого и второго регистров, информационные входы которых являются выходом преобразователя и соединены с соответствующими выходами сумматора по модулю 1); , входы первого слагаемого которого соединены с выходами блока умножения на константу о модулю ;, входы которого соединены с соответствующими выходами первого коммутатора, выход (М"и)-го разряда входного регистра соединен с первым входом второго слагаемого сумматора по модулю Р , вход сдвига входного регистра, входы приема информации первого и второго регистров, управ" ляющие входы первого и второго ком- с мутаторов соединены с тактовым входом преобразователя, о т л и ч аю щ и й с я тем, что, с целью повышения быстродействия, выходы разрядов с (-1 з -1)-го по (1(-2 + 17.-й входного регистра соединены соответственно с входами с второго по 1)-й второго слагаемого сумматора по модулю Р;Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных устройствах для перевода чисел из двоичной позиционной системы в сис- % тему остаточных классов,Цель изобретения - повышение быстродействия.На чертеже представлена схема 6преобразователя двоичного кода в код 1 О системы остаточных классов.Преобразователь двоичного кода в код системы остаточных классов содержит входной регистр 1, блок 2 умножения на константу по модулю Р; , сум з матор 3 по модулю Р; , первый и второй регистры 4 и 5, первый и второй коммутаторы 6 и 7, выход 8 преобразователя, входы 9, 1-9,5 тактовой шины преобразователя20Пусть значение 0 лежит в пределах2 -Р;а 2" -1.При этом любое число б , имеющее разрядность И , всегда меньше модуля Р ,фек Процесс перевода числа= А 2 + 2 в код системы остаточных Классов описывается формулой+ як,1)пл 1.2 1 Блок 2 умножения осуществляетумножение на константу 2 по модуле РПри подаче сигнала на вход 9.1 46информация входного регистра 1 сдвигается влево на и разрядов.Преобразователь двоичного кодав код системы остаточных классовработает следующим образом. 43В исходном состоянии во входномрегистре 1 записано значение преобразуемого двоичного числа 11 , регист.ры 4 и 5 обнулены, коммутатор 6 подключает к входам блока 2 умножения И Ястарших разрядов входного регистракоммутатор 7 подключает к второйгруппе входов коммутатора 6 выходы. регистра 4,В первом такте значение й старших Мразрядов преобразуемого числа 1 извходного регистра 1 поступает черезкоммутатор 6 на выходы блока 2 умножения, где они умнсжаются на константу и поступают на первую группувходов сумматора 3, на вторую группувходов которого поступает величина 6с разрядов (к- и , , кп+1)входного регистра 1. По окончаниипереходных процессов на вход 9.4тактовой шины поступает сигнал, покоторому результат с сумматора 3принимается на регистр 4.В начале второго такта по сигналу,поступающему на тактовый вход 9.1,осуществляется сдвиг на И разрядоввлево разрядов входного регистра 1.Затем коммутатор 6 подключает выходыкоммутатора 7 к входам блока 2умножения и в этом состоянии остается до конца преобразования. Приэтом содержимое регистра 4 черезкоммутаторы 6 и 7 поступает на блок2 умножения. Результат умножениясуммируется по модулю.на сумматоре3 со значением 8, , поступающим свходного регистра 1. Ло окончаниюпереходных процессов на вход 9.5тактовой шины поступает управлякяцийсигнал, по которому содержимое сумматора 3 Фиксируется на регистре 5.В начале третьего такта осуществляется сдвиг на 11 разрядов влеворазрядов входного регистра 1. Коммутатор 7 подключает выходы регистра5 к второй группе входов коммутатора6, результат второго такта умножается на блоке 2 умножения и суммируется со значением В 1, поступающимс входного регистра 1 на вторую груп.пу входов сумматора 3,В начале последнего такта осуществляется сдвиг на входном регистре 1 по сигналу, поступающему навход 9.1. Результат предыдущего такта умножается на блоке 2 умноженияи суммируется с величиной 3 насумматоре 3. Окончательный результатпреобразования снимается с выходовсумматора 3 по модулю.Положительный эффект изобретениясостоит в увеличении быстродействияотносительно прототипа в И раз.Действительно, для преобразования(1 +1) разрядного двоичного числа "в код системы остаточных классонпо основанию Р; разрядностью Й+1)К+требуется ( в в - 1) тактов работыпреобразователя в отличие от (к-И+1) тактов для прототипа.1156058 Составитель А. КлееРедактор И. Циткина Техред Т.Фанта Еоррек Тяско одни каэ 3146/4 р 71 О Филиал ППП "Патент", г. Уагород, ул. Проектна ВНИИПИ Государственно по делам иэобретени113035, Москва, Ж, Ра комитета СССР откритийкая наб , д 4/5