Аналого-цифровой преобразователь в код системы остаточных классов

(19) (11 1)4 Н 03 М 1/2 Д АВТОРСКОМ ЕТЕПЬСТ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТРЙ.-.(56) Гитис Э,И. Преобразователиинформации для электронных цифровыхвычислительных устройств. - М.:Энергия, 1970, с. 307.Авторское свидетельство СССР(54)(57) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ В КОД СИСТЕМЫ ОСТАТОЧНЫХКЛАССОВ, содержащий первый блок вычитания, первый вход которого объединен с первым входом первого компаратора и является входной шиной преобразователя, второй вход подключенк первому выходу первого цифроаналогового преобразователя, второй выходкоторого подключен к второму входупервого компаратора, а входы - ксоответствующим выходам первого счетчиКа импульсов, второй счетчик импульсов, выходы которого подключенык соответствующим входам второгоЦАП, вьпсод которого подключен к первому входу второго компаратора,86 триггер, 5 -вход которого являетсяшиной "Запуск", выход подключен кпервому входу элемента И, второй,вход которого является шиной тактовых импульсов, первый шифратор,выходы которого подключены к соответствующим входам сумматора по модулю наибольшего основания, выходыкоторого являются выходными шинамипреобразователя по наибольшему основанию, о т л и ч а ю щ и й с я тем, что, с целью повышения быстродействия, в него введены по числу оснований системы остаточных классов 11 инверторов, Л -2 шифратора, исумматора по модулям других оснований системы остаточных классов, кроме наименьшего, П дополнительных элементов И, И -2 счетчика импульсов, 11 -2 цифроаналоговых преобразователя, П -2 компаратора, первые входы которых объединены с первыми входами Пблоков вычита.ния, соединенных последовательно между собой и включенных между выходом первого блока вычитания и вто- ей рым входом второго компаратора,вторые .входы П -2 блоков вычитания подключены к первым выходам соответствующих 11 -2 цифроаналоговых преобразователей, вторые выходы которых Я подключены к вторым входам соответствующих п -2 компараторов, входы " к соответствующим выходам соответствующих П -2 счетчиков импульсов, при этом вьпсоды П компараторов подключены к входам соответствующих П инверторов и первым входам соответ- . ствующих П дополнительных элементов И, вторые входы которых объединены и подключены к выходу элемента И, третьи входы дополнительных элементов И, начиная с второго, подключены к выходам П -1 инверторов, фЬ начиная с первого, выход П -го инвертора подкгчочен к 8 -входу 85-триггера, при этом выход каждого из идополнительных элементов И подключен к входу соответствующего счетчика и соответствующему входу соответствующего шифратора, начиная с второго1181дополнительного элемента И, и с соответствующими входами предыдущих шифраторов, а выход и -го дополнительного элемента И подключен к входу второго счетчика, выходы которого являются выходными шинами по наименьшему основанию, выходы 11-2 140шифраторов подключены к соответствующим входам соответствующих сумматоров по модулям других оснований системы остаточных классов, выходы которых являются выходными шинами по соответствующим основаниям.Изобретение относится к вычислительной технике и предназначено для преобразования мгновенного значения напряжения в код системы остаточных классов (СОК), с целью сопряжения различных датчиков с вычислительными устройствами, Функционирующими в СОК, а. также в составе модемов аппаратуры цифровой связи, использующей коды СОК.Цель изобретения - повышение быстродействия.На чертеже изображена функциональная схема аналого-циФрового преобразователя в код СОК.Предлагаемое устройство содержит блоки 1.1-1.Нвычитания, компараторы 2.1-2.п, цифроаналоговые преобразователи 3.1-3. п, счетчики 4.1-4.п, инверторы 5.1-5. и, дополнительные элементы И 6.1-6.Н, элемент И 7, В 5 -триггер 8, шифраторы 9.1-9.П, сумматоры 10.1-10.Ппо модулям оснований СОК, кроме наименьшего, входную шину 11, шину 12 тактовых импульсов, шину 13 "Запуск", выходные шины 14 по соответствующим основаниям.Устройство работает следующим образом.В исходном состоянии счетчики 4, сумматоры по модулю 10 и триггер 8 установлены в нулевые состояния цифроаналоговые преобразователи (ЦАП) 3.1-3.йимеют величины шагов квантования равныей ЦАП 3.1 - Ь ф ь П1и ЦАП 3.2 2 ,., 11 рЦАП 3.и -1 -, =Р,;ЦАП 3. и - Ь и = Ь .При этом напряжение на первом выходе ЦАП 3, подключенном к входу блоков 1 вычитания, преобразует входные коды а по правилу Ц =а; Ь;,Напряжение на втором выходе ЦАП 3, подключенном к первому входу компаратора 2, преобразуется по правилу П,; = а 1, Ь,Ь;,т.е. всегда напряжения на одном из выходов ЦАП 3 превышает напряжение на другом его выходе на величину Ь;,.Компараторы 2 работают по следующему алгоритму.Если напряжение, подаваемое на компаратор 2 по шине 11 или с выхода предыдущего блока 1 вычитания меньше, чем напряжение на выходе соответствующего ЦАП 3, то на выходе компаратора 2 имеется сигнал логического нуля, в противном случае логической единицы. В начальный момент времени по шине 13 поступает импульс "пуск", триггер 8 устанавливается в единичное состояние и через элемент И 7 с шины 12 поступают на элемент И 6 тактовые импульП сы. Если Б 7 Л Г 1 ; то высокий ло 1 ъ 1 10 20 25 гический уровень с компаратора 2.1 разрешает прохождение тактовых импульсов на вход счетчика 4.1. При поступлении каждого тактового импульса напряжение на втором выходео35 ЦАП 3.1 увеличивается на Л П О Х фв% Х Когда П, превышает Б компаратор2.1 запрещает поступление тактовыхимпульсов на вход счетчика 4.1. На 40 выходе блока 1.1 вычитания образуется напряжение3 1 За время счета счетчика 4. 1 на входшифратора 9.1 поступает аимпульсовПри этом каждый раз на выходе шифратора. 9.1 появляется код 11-1П Р; р 1190 п, Например, для СОК с 1 и 1основаниями р 1 = 5, р = 7, рз= 11 поступает код (5 7)п 1 ой 11=2.Таким образом, с поступлением каждого импульса на вход шифратора 9.1 содержимое сумматора по модулю 10,1 увеличивается на величину Н.1гГ 1О во 1 о, В момент окончания счеГР 1та счетчика 4.1 составляет величинуи11-.ОГ 1 в; во 3 .1=1Если в исходном состоянии Ус11-1Ь П Р; то выходной сигнал логиР ) ческого нуля с компаратора 2.1 через инвертор 5.1 разрешает прохождение тактовых импульсов через элемент И 6.2 и запрещает через элемент И 6.1. Таким образом, а = О.Во втором цикле преобразования (если П .- с 1 Ь,д ) на выходе элемента И 6.1 появляется аимпульсов, При этом на выходах шифратора11-2 9,1 появляются коды. Ц й; р 11 О 4 р р и для приведенного примера (5)шос 1 11=5. А на выходах шифратора 9.2 181140 4 И-в ПОЯВЛЯЮТСЯ КОДЫ П 1; П 10 с -1 И 11.=1 для примера (5) п 1 ой 7=5. Следовательнорпо окончании поступления импульсов с выхода элемента И 6.2 в сумматоре 10.1 оказывается величина1 О11.1а, П р;аП р,) иаир, а в суииаа 111-а15 торе 10.2 величина,(а ., р)и р рДальнейшая работа устройствапродолжается до тех пор, пока на 2 О все сумматоры 10.1-10.0-1 через шифраторы 9.1-9 Мпоступит а импульсов с выхода элемента И 6.11. При этом сумма напряжений на выходах ЦАП 3.1-3.р 1 равна величине .ЬА. Нуле вой выходной уровень с компаратора2.11 через инвертор 5.11 устанавливает триггер 8 в нулевое состояние.В сумматорах 10.1-10.Ноказываются величины остатков 0 я Ф ,К 11содержимое счетчика 410 соответствует с,На этом процесс преобразованиянапряжения П в цифровой код А заканчивается и коды остатков ж 1,Ю,- .",ып по шинам 14 выводятся из.устройства.1181140 г, ф чфм оставитель В. Першиковехред А.Бабинец Корректор Л. Пилипе едактор И. Блана каз 5949/6 иал ППП "Патент", г. Ужгор Проектная,4 Тираж ВНИИПИ ГосУд по делам 13035, Москва, 71ствзобр-35 ноготенийРаушс Подписное митета СССР открытий я наб д. 4/5