Патенты с меткой «интегратор»

Номер патента: 656200

Опубликовано: 05.04.1979

Автор: Витенберг

МПК: H03K 9/00

Метки: дельта-сигналов, демодулятора, интегратор

...прямоугольные импульсы амплитудой Ут и длительностью -.т гле Г - тактовая частота.Информационные импульсы имеют скважность , причем логической единице соответствует уровень напряжения +Гп, а логическому нулю - Ов. Работает устройство следующим образо ма Юоо 4 полуволны запасенный в коилеисаторе 2 заряд Й- = 1 з 8Мтперелается в конденсатор 5, уменьшаявыходное напряжение интегратора иа ступень квантования -.Равенства положительной + б и отри цательной - 6 ступеней квантования легко достигнуть, используя МОГ 1-транзисторы с согласованными характеристиками (т. е. 1 В 9 =-1 Щ 8).Как видно, амплитуда управляющих 15 импульсов не влияет на величину ступениквантованияСтабильность 6 также выше поскольку ток стока МОП-транзистора мало...

Номер патента: 661572

Опубликовано: 05.05.1979

Автор: Тарануха

МПК: G06J 1/02

Метки: интегратор, цифровой

...-м шаге.В элементе 2 анализируются единичные и нулевые разряды порядка приращения П;, ) до знакового разряда.10 5 20 28 ЗО 45 55 При наличии в порядке единиц и нулей элементом 2 вырабатывается сигнал разрешения, который поступает на входы элементов И 18, 19, 20, 21 и квантователя 15 и длится до окончания интегрирования, а при наличии только единиц вырабатывается сигнал запрета. По знаковому разряду входного прирашения из устройства управления подается сигнал выделения знакового разряда приращения на вход 25 блока б, дешифратора 13, блока 4, преобразователя 16. По этому сигналу перезаписывается из блока 4 в счетчик 7 вычисленная разностьпорядков. В блоке б анализируетсязнак разности порядков и в зависимости от него вырабатываются...

Номер патента: 662925

Опубликовано: 15.05.1979

Авторы: Блынский, Жуков, Фит

МПК: G06F 1/02

Метки: интегратор, хроматографии, широкодиапазонный

...со счетным входом младшегО разряда(первой декады) счетчика импульсов 11, а выход элемента совпадения 7 - со счетным входом следующего по старшинству разряда счетчика 11 (второй декады). Выход счетчика 11 соединен с буферной памятью 12, которая соединена с блоком вывода на печать 13 и цифропечатающей машинкой 35 (иа.чертеже не показана). Устройство работает следующимобразом.40Входной сигнал 1 от хроматографа поступает сразу на два канала пре- образования входного сигнала в час" тоту При малых уровнях входногоосигнала работает канал преобразования, и импульсы с выхода преобразователя 5 напряжение-частота 3 через элемент совпадения 4 поступают в счетчик 11, При достижении входным сигналом определенного уровня напряжения автоматический...

Номер патента: 667974

Опубликовано: 15.06.1979

Авторы: Беличко, Брюхомицкий, Шпилевский

МПК: G06J 1/02

Метки: детерминированно-вероятностный, интегратор

...переменной интегрирования соединенпоследовательно с блоком 14 второйразности переменной интегрирования.Первый вход блока 13 подключенко входу 8 интегратора, второйвход - ко входу 5 интегратора, второй вход блока 14 соединен со входом9 интегратора, а выход - с пятымвходом блока 7. В основу алгоритма предлагаемогоинтегратора положены выражения (1),7 уд) и (,;(4)В блоке 13 приращение У (х;), сравниваясь со случайными числамир(, в соответствии с методом Монте-Карло, преобразуется в вероятностную последовательностьо (у.,) что соответствует л, 5 ал(ф. 1) фгоритма (5) . Блок 14 выполняет алгебраическое сложение последовательности ,(, поступающей на второй вход со входа 9 интегратора, и последовательности( , поступающей на первый вход этого...

Номер патента: 676989

Опубликовано: 30.07.1979

Авторы: Витенберг, Пономарев

МПК: G06G 7/18

Метки: интегратор

...19 запирает транзистор 3 и открывает транзистор 4, Постоянный ток 1, формируемый генератором 14 тока, заряжает соответственно либо дозирующий конденсатор 11 емкостью С+, либо дозирующий конденсатор12 емкостью С - ,Однако заряд конденсаторов возможентолько тогда, когда источник 17 находитсяв состоянии логического О, а источник18 - в состоянии 1.Рассмотрим случай, когда источник 19 всостоянии 1,В этом случае ток 1 постоянно течет через транзистор 3. В течение половины пе 1риода тактовой частоты ,= источникТ17 находится в состоянии 1 и конденсатор 11 разряжается по цепи: источник 17,диод 9, диод 7 и накопительный конденсатор 13. Далее источник 17 переключается всостояние О и начинается заряд конденсатора 11 током 1 (диод 9...

Номер патента: 678664

Опубликовано: 05.08.1979

Авторы: Бабашкин, Кобылкин, Сельский

МПК: H03K 13/02

Метки: интегратор

...через усилитель-формирователь 1 прямоугольныеимпульсы поступают на частотное релегенератор 3 импульсов запрета ц сумматор ние относится к измерительедена структурная устройства.жит усилитель-формиов первичного преобрареле 2, генератор 3 генератор 4 линеари, генератор 5 нелинейтор 6, счетчик 7 им3 678666. С сумматора импульс проходит на счетчик 7. Реле 2 подает сигнал разрешенияня генератор 5 нелинейной функции, а генератор 3 импульсов запрета выдаетпрямоугольный импульс запрета на геиераф о р м у л а и з о б р е т е н и я тор 5 нелинейной функции. П.лительностьимпульса запрета 44с генератора 4 ня генератор 5 нелинейной функции. и+ ю тате 7Р Источники информации, принятые вовнимание при экспертизе1. Грэм Дж. Проектирование и...

Номер патента: 681431

Опубликовано: 25.08.1979

Авторы: Федоров, Яковлев

МПК: G06F 17/17, G06F 7/64, G06F 7/70 ...

Метки: интегратор, следящий, стохастический

...сигнала логический нульНа чертеже представлена схема интегратора.Он содержит блок 1 распределения, ренерсивный счетчик 2, блок 3 сравнения, генератор 4 случайных чисел, вход 5 интегратора, выход 6 интегратора, источник 7 сигнала логический нуль, дополнительный старший разряд 8 реверсивного счетчика, дополнительный старший разряд 9 блока10 сраннения.Суммиоующий вход реверсивного счетчика 2 через блок 1 распределения подключен к входу 5 интегратора. Выходы реверсивного счетчика 2 15 соединены с нулевыми первыми входами блока 3 сравнения, вторые входы которого соединены с выходами генератора 4 случайных чисел. Выход дополнительного старшего разряда 8 20 реверсивного счетчика соединен с первым входом дополнительного старшего разряда 9...

Номер патента: 681435

Опубликовано: 25.08.1979

Авторы: Сухов, Тимохин

МПК: G06G 7/18

Метки: интегратор, напряжений, разности

...Москва, Ж-З 5; РаушПодписноекомитета СССРоткрытийая наб., д. 4/5 илиал ППП фПатент, г. Укгород, ул, Проектная,циентом усиления К 11 и третьим 7 ичетвертым 8 масштабными резисторами.Выход усилителя 1 через первыйинтегрирующий конденсатор 4 подключен,к инвертирующему входу этого же усилителя. Второй интегрирующий конденсатор 5 подключен одной обкладкой к точке соединения второгО масштабного резистора 3 и неинвертирующего входа дифференциального опера-.ционного усилителя 1. Выход последнего через масштабный резистор 7соединен с входом операционного усилителя б, выход которого соединенчерез масштабный резистор 8 с входоми с другой обкладкой второго интегрирующего конденсатора 5,Интегратор работает следующимобразом.На входы...

Номер патента: 682908

Опубликовано: 30.08.1979

Авторы: Глазов, Никулин

МПК: G06G 7/18

Метки: аналого-цифровой, интегратор

...на его выходе имеется сигнал логической единицы. В результате переключатель 15 устанавливается в положение, при котором выход аналого-цифрового интегратора подключен к входу блока слежения - хранения 19. Этот блок при отсутствии сбоев счетчика 5 работает в режиме слежения за выходным напряжением интегратора У,. Действительно, в режиме слежения на входах трехпозиционного блока сравнения 24 действуют практически равные напряжения У, и У и выходные сигналы блоков сравнения 24 и выделения модуля 26 равны нулю. Поэтому на выходе логического элемента И - НЕ 27 возникает единичный сигнал, поддерживающий переключатель 23 в замкнутом состоянии, что соответствует режиму слежения блока 19. Отметим, что в этом случае блок сравнения 24 не влияет...

Номер патента: 691877

Опубликовано: 15.10.1979

Автор: Чеботарев

МПК: G06G 7/18

Метки: азимутных, импульсов, интегратор

...широком диапазоне частотс сохранением точности воспроизведенияугла. Компенсатор фазовой ошибки устраняет ошибку по фазе добавлением или вычитайием из выходной последовательности имйульсов повышенной частоты требу"емого количества импульсов. Значение уг 30ла поворота в двоичнэм" параллельном коде получается интегрированием имульсои повышенной частоты счетчиком, сбрасываемым в исходное состояниЕ однй разза оборот юстировочным импульсом.Однако в этом устройстве невозможноучитывать".направления изменения инерционного .процесса.Цель изобретения - расширение дйайа 40зона изменения входйьх сигналов.Это достЯгается тем, чтои устройствовведен анализатор частоты, первый входкоторого подключен к входу азимутныхимпульсов, интегратора, второй вход...

Номер патента: 692077

Опубликовано: 15.10.1979

Авторы: Клочек, Кобанов

МПК: H03K 9/00

Метки: интегратор, синхронный

...диапазона зависит от соотношения между сигиалом и уровнем постоянной или фоновой засветки, характеризующего конкретную фото.5 метрическую систему,Выбор величины сопротивления дополнительных резисторов 9, 1 О определяется цвумя условиями Йд = Вофгогде го - сопротивление замкнутого переключателя и В 9 = В,оС(В,где й - сойротивление интегрирующего резистора 2,В один из полупериодов коммутирующегонапряжения переключатели 3, 12 замкнуты, а 5,11 разомкнуты, при этом интегрирующий конден. 1 Осатор б через дополнительный переключатель 12,соединен с входом усилителя 8, а другой интегрирующий конденсатор 4 через нереключатщь 3соединен с интегрирующим резисторам 2, В этотполупериод на конденсаторе 4 происходит интегрирование "смеси" шум в сигн,...

Номер патента: 696485

Опубликовано: 05.11.1979

Автор: Харин

МПК: G06G 7/18

Метки: дискретный, интегратор

...блока памяти 4, 5, 6на, Т с каждый,инвертор 7, два дополнительных усилителя 8, 9 с коэффициентами усиления, равными трем, дваусилителя 10, 11 и второй сумматор12, .Дискретный сигнал Х(кТ) с ключа1 через входной усилитель 2 поступает на сумматор 3, где суммируется сзадержанными в блоках памяти 4, 5,6и усиленными в усилителях 8, 9 выходными сигналами сумматора 3, Результирующий сигнал с сумматора 3 непосредственно и через те же три последова"тельно соединенные блоки памяти 4, 56 поступает на второй сумматор 12,где происходит их сложение с сигналами усилителей 10, 11, на входы которых поступают сигналы с блоков памяти 4,5. Выходной сигнал в виде интеграла от входного сигнала снимаетсяс сумматора 7. О точности интегратора можно...

Номер патента: 698009

Опубликовано: 15.11.1979

Авторы: Гейфман, Месонжник, Хуторянский

МПК: G06G 7/18

Метки: запоминанием, интегратор

...8, входкоторого связан со входом интегратора, ак выходу подключены управляющие входыаналоговых ключей 3 и 5, включенных впротивофазе.Входной сигнал 9 (фиг. 2), имеющий дли.тельность Г, иктегрируясь операционным усилителем 1 с запоминающим конденсатором2 в цепи обратной связи, преобразуется впилообразное напряжение 10, максималькаявеличина которого пропорциональна длительности входного сигнала, т.е. О= 1(Т, где- коэффициент пропорциональности.Одновременно входной сигнал поступает40на вход формирователя входных сигналов 8,который из этих сигналов формирует импуль.сы, управляющие работой аналоговых клю.чей 3 и 5, Сигналами формирователя открывается аналоговый ключ 3 и закрываетсяключ 5. Накопительный конденсатор 4. заряжается до...

Номер патента: 698017

Опубликовано: 15.11.1979

Авторы: Балашов, Кузьмин, Куприянов

МПК: G06J 1/02

Метки: интегратор, цифровой

...блока 1, а второеинформационное сечение (ИС 2) и счетчик 10обнуляются. Функцией цифрового интегратораявляется обеспечение на выходе 4 серии сигналов, число которых определяется значениемподынтегральной функции, записанной в ИС 1.В первом такте с первого выхода генератог 5ра 7 на второй вход сумматора 3 поступает"1", подается сигнал с третьего выхода генератора 7 на первый управляющий вход блока1, обеспечивая режим "Чтение по адресу,установленному на счетчике 10. Посколькузосчетчик перед началом работы обнуляется, тона первый вход сумматора 3 и первый прямой вход элемента И 2 поступают нулевоезначение первого разряда ИС 2 и значение старшего разряда ИС 1 соответственно, На первомЗ 5выходе сумматора 3 формируется значениесуммы, равное...

Номер патента: 702385

Опубликовано: 05.12.1979

Авторы: Гринченко, Тучин

МПК: G06G 7/18

Метки: интегратор, огибающей, переменного

...вторая1 ОИнтегратор огибающий переменногонапряжения, содержащий два интегрирующих конденсатора, первые обкладки которых объединены, а вторые соединены с 15 соответствующими неподвижными контактами синхронного переключателя, усилитель и входной резистор, о т л и ч а ющ и й с я тем, что, с целью сниженияуровня помех и повышения, точности ин 20 тегрйроввния за счет увеличения постоянной времени; первые обкладкиинтегрирующих конденсаторов соединены с неинвертирующим входом усилителя и через входной резистор с первой входной клеммойинтегратора, подвижный контакт синхрон-ного переключателя соединен с шинойнулевого потенциала, вторая входнаяклемма интегратора соединена с выходомусилителя, который является выходоминтегратора. Источники...

Номер патента: 705468

Опубликовано: 25.12.1979

Авторы: Болгов, Лутов, Снегур, Цыганков, Чернобай

МПК: G06G 7/18

Метки: дискретный, интегратор

...второго, а выход второго через делитель соединен со входом первого, при этом задержанный выходной сигнал с определенным весом суммируется на пеовом интегратОре с входнымсигналом 1.,Недостатком указанного устройстваявляетс" то, что второй интенгратор пассивен, так как употребляются только дляперезаписи сигнала с первого интегратора и его задержки,Известно также интегрирующее устройство, которое осуществляет последовательное суммирование входных и выходных сигналов через равные интервалывремени, Оно содержит два аналоговыхзапоминающих устройства, компаратор,перекидные ключи на входах и выходахАЗ У 21.Недостатком данного тся большая сложност ждое аналоговое запом о представляет собой орами, ключом, выпр ющим элементом на олее близким к...

Номер патента: 714414

Опубликовано: 05.02.1980

Авторы: Мотин, Чеботаев

МПК: G06G 7/18

Метки: импульсов, интегратор

...- в блоке 7 формирования юстировочных импульсов, на которые подается по входу 11 признак умножения, Блок 7 формирования юстировочных импульсов обеспечивает формирование сигналов для установки счетчика 9 в исходное состсяние один раз за оборот вращающегося объекта (эа один цикл изменения инерционного процессаПо входу 12 юстировочный импульс приходит один раэ за Несколько оборотов объекта. Увеличение числа юстировочных импульсов может быть легко реализовано на двоичном счетчике путемподсчета азимутальных импульсов, Всоответствии с признаком умножения всчетчик вводится требуемый код, а импульсы переноса счетчика блока 7 формирования юстировочных импульсов объединяются с юстировочным импульсом и поступают на установку счетчика 9. Например,...

Номер патента: 720427

Опубликовано: 05.03.1980

Авторы: Данчеев, Ермаков, Кузьмин, Смирнов

МПК: G06J 1/02

Метки: интегратор, цифровой

...и - число разрядов блока 1 и регистра 4, Приращения Ь у и ь 1 подаются на входы блока 1 и блока итераций 3 в первом такте итерации, когда на второй вход сумматора 5 подается значение младшего разряда регнста 4 . в котором хранится значениерантекущего времени С. В блоке 1 в ко -цв каждой итерации образуется текущее значение подынтегральной функцииУ =Е. лУй),Е1а в сдвиговом регистре 4 (при нулевом начальном значении) " текущеезначение времени1= Г ь,Ь),с,Если на некотором такте итерации31 11на выходе регистра 4 появился 0 , 26а на первом выходе сумматора 5 образовалась 1, то элемент И 2 отпирается и пропускает на выход устройства от блока 1 очередное значениег(М,25Напоследовательности итераций1, 2, 3, 4.выходной поток приращений...

Номер патента: 723597

Опубликовано: 25.03.1980

Авторы: Орнатский, Ярошенко

МПК: G06G 7/18

Метки: интегратор, электронный

...показания. управляющий элемент 4 срабатывает при напряжении и отпускает при напряжении, равном нулю. Постоянная времени дифференцирующего устройства 8 больше длительности второго такта интегрирования при интегрировании от значения О на выходе интегрирующего решающего усилителя до нуля при подключении к его входу только источника эталонного напряжения.При интегрировании входного напряжения в течение заданного промежутка времени Т могут быть две ситуации, состоящйе в том, что момент окончания промежутка времени Т попадает на участок работы интегратора, когда ко входу интегрирующего решающего усилителя 1 подключен только источник б входного напряжения (фиг. 2), или когда подключены как источник б входного, так и источник 7 эталонного...

Номер патента: 723601

Опубликовано: 25.03.1980

Авторы: Могилевский, Славный

МПК: G06G 7/18

Метки: интегратор, электронный

...напряжение на выходе дополнительного интегрирующего уси" лителя 2 (фиг. 2 в). Когда оно достиг" нет величины напряжения источника 4 опорного напряжения П (напряжение на выходе усилителя 1 в этот момент равно Б, ), напряжение на выходе компаратора 3 (фиг. 2 г) изменяет свою полярность и разделительный диод 5 открывается. Увеличение тока через обмотку 7 приводит к переключению контактной группы 8. В результате этого на вход усилителя 1 посту 1.ает разность напряжений источников 9 и 10 и напряжение на выходе усилителя 1 начинает уменьшаться по абсолютной величине (фиг. 2 б), переходит через нуль и снова начинает увеличиваться. Напряжение на выходе усилителя 2, пропорциональное интегралу напряжения на выходе усилителя 1, сначала возрастает...

Номер патента: 728135

Опубликовано: 15.04.1980

Авторы: Дорохов, Зайцев, Иванов, Исаков, Миронов, Шеваль

МПК: G06G 7/18

Метки: интегратор

...интегратора, Связь входного сигнала с генератором тактовых, импульсов позволяет еще более снизить дрейфы выходного сигнала,35 Формула изобретения4 элемент задержки с входом сбросаинтегратора с обнуланием (3), Однако использование линейногоинтегратора не поэвбляет обеспечить"необходимой точности интегрирования во всех . режимах работы.Целью изобретения является повышение точности интегрирования.Это достигается тем, что, в интегратор, содержащий первый запоминаюций блок, выход которого подключен к первому входу первого сумматОРа, второй запоминающий блокРподключенный к выходу первого сумматора, генератор тактовых импульсов,вход которого подключен к. вхоцуинтегратора и к входу первого запоминающего блока, и ключи, введены...

Номер патента: 732905

Опубликовано: 05.05.1980

Автор: Никулин

МПК: G06G 7/18

Метки: аналого-цифровой, интегратор

...равным сопротивлению параллельно включенных резисторов 15 и 16При переходе блока слежения-хранения 11 в режим хранения резисторы 15 и 16 отключаются от инвертирующего входа усилителя 12, а вместо них с помощью ключа 23 подключается резистор 22, имеющий одинаковую с резистором 24 величину сопротивления, Поэтому через запоминающий конденсатор 13 в режиме хранения протекает не входной ток усилителя 12, а разность его входных токов, в результате чего уменьшаются изменения напряжения на запоминающем конденсаторе за время восстановления информации и повышается точность интегратора.В режиме записи начальных условий интегратора работает следующим образом.Если после длительного нахождения интегратора в обесточенном состоянии он подключается...

Номер патента: 732906

Опубликовано: 05.05.1980

Авторы: Могилевский, Славный, Ташчян, Чаплыгин

МПК: G06G 7/18

Метки: интегратор, электронный

...работе интегратора измеряемоенапряжение от источника 4 (фиг. 2,а)поступает на вхоц усилителя 1 через размыкающие контакты переключателя 2. Врезультате напряжение на выходе усилителя 1 увеличивается (фиг, 2,б) и увеличение тока через обмотку электромагнитного реле привоцит к срабатыванию переключателя 2, Вслецствие этого на вхоцусилителя 1 через замыкающие контактыпереключателя 2 поступает разность напряжений источников 4 и 5, а конценсатор6, ранее заряженный цо величины напряжения источника 5, разряжается черезпервичную обмотку трансформатора 7.Ток разряда конденсатора 6 созцает навторичной обмотке трансформатора 7 короткий импульс напряжения (фиг, 2,в),вызывающий включение хронометра 9.Шунтирующий резистор 8 прецотвращаетвозникновение...

Номер патента: 732907

Опубликовано: 05.05.1980

Авторы: Мотин, Чеботаев

МПК: G06G 7/18

Метки: азимутных, импульсов, интегратор

...соответственно, третий входкомпенсатора 6 фаэовой ошибки подключен к выходу измерителя 5 рассогласования и первому входу блока 4 управле,ния, второй вход которого соединен с вы;ходом блока 3 коррекции, первый, второй и третий аходы которого подключенык выходу. генератора 1 импульсов, первому выходу блока 4 управления и шине4511 азимутных импульсов соответственно,первый аход реверсивного счетчика 3.Осоединен с шиной 12 юстировочных импульсов, первый аход элемента И 9 соединен с выходом компенсатора 6 фазовой50ошибки, второй - с выходом триггера 8,а выход - со вторым аходом реверсивного счетчика 10, первый и второй аходытриггера 8 подключены к шине 11 аэимутных импульсов и выходу элемента ИЛИ 7соответственно, первый и второй...

Номер патента: 732920

Опубликовано: 05.05.1980

Авторы: Гузик, Криворучко, Крюков

МПК: G06J 1/02

Метки: интегратор, цифровой

...интеграла, блок коммутации,сумматор по модулю Й , счетчик помодулю Й, блок сравнения, причемвход блока свертки приращенияподынтегральной функции подключенк выходу масштабного блока, второйвход сумматора подынтегральной Функции подключен к первому выходу блокасвертки приращения подынтегральнойФункции, вход блока свертки подынтегральной функции подключен к первому выходу сумматора подынтегральной функции, вход регистра подынтегральной функции подключен к первому выходу блока свертки подынтегральной функции, вход регистра остатка интеграла подключен к первому выходу блока свертки остатка интеграла, вход блока свертки остатка интеграла подключен к первомувыходу сумматора остатка интеграла,первый, второй, третий, четвертый,пятый, шестой,...

Номер патента: 734745

Опубликовано: 15.05.1980

Авторы: Едиткин, Пекуровская

МПК: G06J 1/02

Метки: интегратор, цифровой

...6 вновь вводится в накопительный регистр 4.Так как содержимое регистра 3 подын 745 4тегрального выражения определяется И. значащими разрядами и (41+1)-й разряд регистра 4 обнулен, то наличие единицы в (4 Я +1 ) -м разряде накопительного регистра 4, в который вводится сумма с выхода сумматора 6, используется для формирования переполнения, С выхода формирователя 5 переполнений, синхронизированного импульсами генератора 1 тактовых импульсов, импульс переполнения, пройдя через элемент 8 задержки Обнуляет (0+1)-й разряд накопительного регистра 4, Непосредственно с выхода формирователя 5 переполнений импульсы с час.тотой переполненийимеющие вес,равный единице, и со знаком минус поступают на второй вход сумматора 7,Частота...

Номер патента: 736123

Опубликовано: 25.05.1980

Авторы: Рудаков, Чеботаев

МПК: G06G 7/18

Метки: азимутных, импульсов, интегратор

...образуют параллельныйдвоичный код угла поворота объекта, Приизменении периода азимутных импульсовизменяется количество импульсов повышенной частоты с выхода управдяемогоделителя 1 частоты что приводит к динамической ошибке внутри дискрета входных импудьсов, Требуемое в этом случаеизменение частоты импульсов повышен,гой частоты осушествляется изменениемкоэффициента деления управляемого дели5 73612толя 1 частоты через блок 6 управленияи блок 7 коррекции по результатам нетолько подсчета количества импудьсовповышенной частоты за период междусоседними входными азимутными импупьсеми в измерителе 3 рассогласования,но и с учетом частоты азимутных импульсов. За счет такого управления сохраняется точность воспроизведения углав широком диапазоне...

Номер патента: 736124

Опубликовано: 25.05.1980

Авторы: Ибрагимов, Кессель

МПК: G06G 7/18

Метки: интегратор, многоканальный, частотный

...причем каждый из доподн 1 ггедьных триггеров подкд 1 очен Выходом к второму входу магнитного ступенчатого счетчика со- ОТВЕТСТВУЮЩЕГО Кацапа ИцтЕГРИРОВа 1 ПгТЯ,первым входом - к выходу формироватедя того же канала интегрирования, а вторым входом - к соответствующему выходу регистра сдвига, соединенного входом с выходом основного генератора импудьсов, а входы эдемецта И.ТП 4, подключенного выходом к второму вхо 1 гу магнитного ступенчатого счетчика канала интегрирования суммарного параметра, соединены с выходами доподнитедьных тригге 15 20 55 4 Т .т 5 5 Й 55редепяется числом накопленных импульсов, поступивших до этого на вход, сердч,чники дополнительного счетчика 11 находятся в исходном состоянии (нуль).Дат считывания накопленных...

Номер патента: 739566

Опубликовано: 05.06.1980

Авторы: Кошкин, Кузьмин, Куприянов, Шубина

МПК: G06J 1/02

Метки: интегратор, цифровой

...И 5, первый вход которого подключен к первому выходу блока итераций 4, второй выход которого подключен к управляющим входам регистра 1 подинтегральной функции и регистра 2 сдвига, выход которого подключен к его входу, а также через элемент НЕ 6 подключен к входу элемента задержки , выход которого 2 ф подключен к второму входу первого элемента И 3, входу блока итераций 4 и к второму входу второго элемента И 5, выход которого подключен к входу первого разряда регистра 2. Первый вход первого элемента И 3 подключен к выходу регистра подинтегральной функции, а выход к выходу 8 интегратора.Интегратор работает следующим образом.В исходном состоянии регистр 2 сдви- я га обнулен, а в регистре 1 подинтегральной функции записано значение...

Номер патента: 739567

Опубликовано: 05.06.1980

Авторы: Гуревич, Русинов, Соколов, Сягаев, Чернышев

МПК: G06J 1/02

Метки: интегратор, цифровой

...состояние триг- ЗО гер 2 возвращается сигналом с выхода узлауправления преобразователя 1 в начале каждого нового цикла преобразования. В первый цикл преобразования значение кода Убс в регистре 4 равно нулю (т. е. 1.1 в, больше 116), и в начале второго подтакта этого цикла импульс с выхода компаратора 3 поступает на триггер 2, который открывает первый элемент И 5, разрешенный сигналом с выхода узла управления преобразователя 1. Тактовые импульсы с генератора преобразователя 1 поступают через элемент И 5 на шину сложения регистра 4 базисного сигнала, выполненного реверсивным. Младшие разряды регистра 4 являются буферными, а код базисного сигнала 1.16 с снимается со старших разрядов. Поэтому к началу второго цикла преобразования в...