Интегратор

728135 Союз Советских Социалистических Республик(22) Заявлено 021078 (21) 2668797/18-24 (51) М. Кл. с присоединением заявки М 2 6 06 С 7/18 Государственный комитет СССР по делам изобретений и открытийДата опубликования описания 15,04,80 Е,И.Дорохов, В,В,Шеваль, С,А,Исаков, Н,А,Иванов,Н,В,Зайцев и Е,П.Миронов(54) ИНТЕГРАТОР Изобретение отн.сится к областиавтоматического управления и вычислительной техники и может найтиприменение в различных информацион-,ных системах.5Известен интегратор, содержащий интегрирующие блоки, сумматор,блок управления, пороговое устройство, ключи, управляющие входыкоторых подключены к выходу блокаупрАвления, интегрирующий усилитель,в цепь обратной связи которого по-следовательно с конденсатором включен ключ, дифференциальный усилитель, выход которого через ключ 15соединен с входом первого интегрирующего блока, выходом подключенногок одному входу сумматора, другойвход которого подключен к пороговому устройству, выходом соединенному 20с входом блока управления, при этом выходы блока управлейия подключены к входу интегрирующего усилителя и к управляющему входу второго интегрирующего блока, другой 25 вход которого соединен с источникомвходного сигнала 11.Известный интеграторсложен и имеет недостаточную точность интегрирования, 30 Известен интегратор, содержащий интегрирующие усилители, первые входы которых соединены с источником входного сигнала,"а выхбдыче- рез переключатель, управляющий вход которого соединен с выходом датчика временных интервалов, подключены к выходу интегратора, ключи, управляющие входы которых подключены к датчику временных интервалов, и блок сравнения, входы которого подключены к выходам ин - тегрирующих усилителей, а выходы через ключи - к вторым входам интегрирующих усилителей 2).Этот интегратор имеет недостаточную точность интегрирования.Наиболее близким по техническои сущности к предложенному является интегрирующее устройство, содержащее интегратор с обнулением, подключенный к первому входу сумматора, запоминающий блок и генератор тактовых импульсов, причем выход сумматора подключен к входу запоминающего блока, выход которого соединен с вторым входом сумматора, а управляющий вход запоминающего блока соединен с генератором тактовых импульсов, соединенным через/ирУв (Ь) Т), а зто конечнаясумма входного воздействия, При достаточно малых ТиивхГ"-ЦтЗ = / 0 дл С5где С - постоянная интегрирования.Нетрудно видеть, что для,О)-АМюлО (пТ) . через время1О т - .)( ,где К 0,1,2,3 равен2 д,нулю, следовательно, С зависит только от момента синхронизации тактовыхимпульсов Г с входным сигналомБ(С) . Поэтому, если синхронизировать тактовый импульс с экстремальным значением У , то С тождественно равно нулю. Кроме того,данный интегратор принципиально20возможно выполнить без примененияУПТ, что также повышает точность,ййтегрирования,Лабораторные испытания показаливысокую точность интегрирования(0,004) и практически полное отсут 25 ствие дрейфа выходного сигнала . Вы-сокая точность интегрирования объясняется тем, что интеграл замененв данном устройстве конечной суммой.3 то позволяет избежать применения30 дРейфующих УПТ, повысить чувствительность интегратора, Связь входного сигнала с генератором тактовых, импульсов позволяет еще более снизить дрейфы выходного сигнала,35 Формула изобретения4 элемент задержки с входом сбросаинтегратора с обнуланием (3), Однако использование линейногоинтегратора не поэвбляет обеспечить"необходимой точности интегрирования во всех . режимах работы.Целью изобретения является повышение точности интегрирования.Это достигается тем, что, в интегратор, содержащий первый запоминаюций блок, выход которого подключен к первому входу первого сумматОРа, второй запоминающий блокРподключенный к выходу первого сумматора, генератор тактовых импульсов,вход которого подключен к. вхоцуинтегратора и к входу первого запоминающего блока, и ключи, введены третий запоминающий блок, второй сумматор, два элемента И и триггер, причем вход третьего запоминаюцего бло"каподключен к выходу первого сумматора,выходы второго и третьего запоминающих блоков через первый и второйключи соответственно соединены с входами второго сумматора, выход которогоявляется выходом интегратора и подключен к второму входу первого сумматора, выход генератора тактовых импульсов подключен к управляющемувходу первого запоминающего блока,к первым входам первого и второго-элементов И и к входу триггера,выходы которого соединены с вторымивходами элементов И с управляющимивходамй ключей, выходы первого и второго элементов И подключены соответствено к управляющим входам второгои третьего запоминающих блоковНа фиг.1 представлена структурнаяблок-схема интегратора; на фиг.2даны временные диаграммы работыинтегратора.Интегратор содержит запоминающие блоки 1-3, сумматоры 4 и 5,ключи б и 7, генератор 8 тактовыхимпульсов, триггер 9 и элементь 1 И10 и 11,Интегратор работает следующимобразом.Входное воздействие 0квантуется по времени на запоминающемблоке 1, Затем сигнал П(п 1) эа-поминаетсй попеременно, в соответствии с разрешающими импульсамиэлементов И 10 и 11 на запоминающих блоках 2 и 3. Запоминающие блоки 2 и 3, а также ключи б и 7 работают в соответствии с диаграммамифиг,2, Таким образом, в момент запо"минания на один и".; запоминающихблоков приходит просуммированныйсигнал У (пТ) +Ъ. Н ( - " т)Следовательно, запомийающие блоки2 и 3 попеременно помнят задержанную на два периода квантования сумсу амплитуд входного воздействия.На сумматоре 5 происходит повременное сложение этих сумм, в результатечего выходной сигнал имеет вид Интегратор, содержаций первыйзапоминающий блок, выход которогоподключен к первому входу первогосумматора, второй запоминающийблок, подключенный к выходу первогосумматора, генератор тактовых импульсов, вход которого подключенк входу интегратора и к входу первого запоминающего блока и ключи, 45 о т л и ч а ю щ и й с: я тем, что,с целью повышения точности интегрирования, в него введены третийэапоминаюций блок, второй сумматор,два элемента И и триггер, причемвход третьего запоминающего блокаподключен к выходу первого сумматора, выходы второго и третьегозапоминающих блоковчерез первыйи второй ключи соответственно соединены с входами второго сумматора,выход которого является выходоминтегратора и подключен к второмувходу первого сумматора, выход генератора тактовых импульсов подключен к управляющему входу первого 60 запоминаюцего блока, к первым входам первого и второго элементов Ии к входу триггера, выходы которогосоединены с вторыми входами элементов И и с управляющими входами клю чей, выходы первого и второго эле728135 Т) г Диг.2ИПИ Заказ 1139/48 Тираж 751 Подписно Филиал ППП Патент г. Ужгород, ул. Проектная, 4 ментов И подключены соответственнок управляющим входам второго итретьего запоминающих блоков.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССР9489120, кл, С 06 С 7/18, 1974. 62. Авторское свидетельствоСССР 9 498725, кл, С 06 6 7/18,1974. 3. Авторское свидетельствоСССР 9556655, кл, С 06 6 7/18,