Дискретный интегратор

Союз Советских Социалистических Республик(51) М ) 2 с присоедииеиием заявки г(о 506 й 7/18 Государственный комнтет ссср по дедам нзобретеннй н открытнй(54 ) ДИСКРЕТНЫЙ ИНТЕ 1 РЕКТОР к третьему и четвертому входам второго сумматора, а выход третьего блока памяти соединен со вторым входом первого сумматора (2).Недостатком такого интегратора является низкая точность при увеличении частотного спектра входных сигналовЦель изобретения - повьпаение точности интегрирования.Эта цель достигается тем, что в интегратор введены дополнительные усилители и инвертор, причем выход первого блока памяти через последовательно включенные инвертор и первый дополнительный усилитель подключен к третьему входу первого сумматора,четвертый вход которого через второй дополнительный усилитель соединен с выходом второго блока памяти, Интегратор имеет передаточную функцию: Изобретение поясняется чертежом,где на фиг, 1 представлена функциональная схема интегратора; на фиг 2 сравнительные амплитудно-частотныехарактеристики,Изобретение относ.:ся к области дискретных систем управления и измерительной техники и предназначено для интегрирования дискретных сигналов5Известны дискретные интеграторы, реализующие интегрирование по правилам: прямоугольника, трапеции, 1/3 Симпсона, Уэддля (1, Все эти интеграторы выполняются на сумматорах, усилителях и блоках памяти.Существенным недостатком этих интеграторов является малая точность при увеличении спектра частот входных сигналов.15Наиболее близкими по технической сущности к предлагаемому изобретению является интегратор 1 по правилу 3/8 Симпсона, содержащий перный сумматор, первый вход которого через последовательно соединенные ключ и входной усилитель подключен ко входу интегратора, выход первого сумматора соединен с первым входом второго сумматора и через пОследовательно соединенные первый, нторой и третий блоки памяти - со вторым входом второго сумматора, ныходы первого и второго блоков памяти через соответствующие усилители подключены соотнетственно О 1+Уа "таад гФ 4 1+Эт-"-г-е-гИнтегратор содержит ключ 1 и входной усилитель 2 с коэффициентом усиления - ; первый сумматор 3 стчетырьмя входами; три последовательно соединенные блока памяти 4, 5, 6на, Т с каждый,инвертор 7, два дополнительных усилителя 8, 9 с коэффициентами усиления, равными трем, дваусилителя 10, 11 и второй сумматор12, .Дискретный сигнал Х(кТ) с ключа1 через входной усилитель 2 поступает на сумматор 3, где суммируется сзадержанными в блоках памяти 4, 5,6и усиленными в усилителях 8, 9 выходными сигналами сумматора 3, Результирующий сигнал с сумматора 3 непосредственно и через те же три последова"тельно соединенные блоки памяти 4, 56 поступает на второй сумматор 12,где происходит их сложение с сигналами усилителей 10, 11, на входы которых поступают сигналы с блоков памяти 4,5. Выходной сигнал в виде интеграла от входного сигнала снимаетсяс сумматора 7. О точности интегратора можно судить по близости его частотной характеристики к характеристике идеального интегратора.По передаточной Функции (1) опре"делена частотная характеристика ин-теграторай(атф:еэйт(соэ т+бсоэьтаэ) (2)4 соэыт+ соэ со тНа фиг, 2 представлены амплитудно-частотные характеристики (АЧХ)известных, предлагаемого и идеального интеграторов, Из графиков видно,что АЧХ предлагаемого интегратораближе всех и в большем диапазонечастот расположена к характеристикеидеального интегратора,Из этих данных видно, что предлагаемый интегратор в 2,5 раза точнее1/3 Симпсонаи в 9,5 раэ точнее 3/8 Симпсона, выьранного в качестве прототипа. Одновременно увеличен диапазон частот, в котором обеспечивается высокая точность интегрирования,Формула изобретенияДискретный интегратор, содержащийпервый сумматор, первый вход которого через последовательно соединенныеключ и входной усилитель подключенко входу интегратора, выход первогосумматора соединен с первым входомвторого сумматора и через последовательно соединенные первый, второй итретий блоки памяти - со вторым входом второго сумматора, выходы первого и второго блоков памяти через соответствующие усилители подключенысоответственно к третьему и четвертому входам второго сумматора, а выходтретьего блока памяти соединен совторым входом первого сумматора,25 о т л и ч а ю щ и й с я тем, что, сцелью повышения точности интегрирования, в него введены дополнительныеусилители и инвертор, причем выход.первого блока памяти через последова 30 тельно включенные инвертор и первыйдополнительный усилитель подключен ктретьему входу первого сумматора,четвертый вход которого через второйдополнительный усилитель соединен35 с выходом второго блока памяти,Источники инФормации,принятые во внимание при экспертизе1, Кузин Л,Т. Расчет и проектирование дискретных систем управления,Машиностроение, М 1962, с. 121125 а2. Кузин Л.Т. Расчет и проектирование дискретных систем управления,Машиностроение 1, М., 1962, с.1236 Составитель С, Белан3 бов Тех ед Я,Бабурка Ко екто Т, Скворцова Ре а а иал ППП Патент, г. Ужгород, ул. Проектная, 4 769/50 Тираж 780 ЦНИИПИ Государственно по делам изобретен 113035 Москва жПодписноекомитета СССРи открытийшская наб, 4 с