Умножитель четверичный инжекционного типа

О П И С А Н И Е (1)928651ИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветсникСоциалистичесиикРеспублик(53)М. Кл. с присоединением заявки ЭЙ Н 03 К 19/Д 91 6 Ъвударстеенаыа коюнтет СССР(23) Приоритетао делам нзобретекик н открытнй(53) УДК 621.375, .083(088.8) Дата опубликования описания 15.05.82(72) Авторы изобретения Л.В.Вариченко, З.Д.Коноплянко и М,А;Раковогм,физикс-механический институт АН Украинской ССР " - .,;(54) УМНОЖИТЕЛЬ ЧЕТВЕРИЧНЫГ ИНЖЕКЦИОННОГО ТИПА1Изобретение относится к логическим схемам, а именно к умножителю четверичного инжекционного типаИзвестен универсальный многозначный логический элемент инжекционного типа,:содержащий блок дискриминаторов с регулируемыми порогами срабатывания, дополнительные транзисторы и выходной многовходовый сумматорНедостаток устройства - узкие функциональные воэможности.10Известен также универсальный многозначный логический элемент ижекционного типа, содержащий два входных многоканальных блока дискриминаторов,15 состоящих из многоколлекторных отражателей тока и пороговых транзисторов, дополнительные транзисторы, многовходовые сумматоры токов и выходной отражатель тока 2 1.20Недостатком известного устройства являются узкие функциональные возможности, так как оно выполняет только логические операции и, ледова" тельно, не формирует сигнал переноса.Цель изобретения - расширение функциональных возможностей устройства, т.е. выполнение функции ум- ножения по модулю 4 с формированием сигналов произведения и переноса.Для достижения поставленной цели в умножитель четверичный инжекционного типа, содержащий два дискриминатора, состоящие иэ трехколлекторных отражателей тока, базы которых подключены ко входам устройства, а коллекторы - к базам пороговых транзисторов, в первом канале первого дискриминатора коллекторы порогового транзистора соединены со входами первого трехвходового сумматора тока, во втором канале первого дискриминатора два коллектора порогового транзистора соединены со входами двухвходового сумматора тока, а третий коллектор соединен с базой первого дополнительного транзистора,30 35 три коллектора которого подключенык входам первого трехвходового сумматора тока, в третьем канале первого дискриминатора три коллектора порогового транзистора соединены совходами второго трехвходового сумматора тока, а четвертый коллектор соединен с базой второго дополнительного транзистора, два коллектора которого соединены с входами двухвходового сумматора тока, первые коллекторы пороговых транзисторов второгои третьеГо каналов второго дискриминатора подключены соответственно кбазам третьего и четвертого дополнитепьных транзисторов, первые коллекторы которых подключены соответ-;ственно к второму и первому коллекторам пороговых транзисторов первого итретьего каналов второго дискриминатора, первый и вторые коллекторыпороговых транзисторов первого, второго и третьего каналов второго дискриминатора подключены к базам пятого,шестого и седьмого дополнительныхтранзисторов, эмиттеры которых подключены соответственно к первым, вторым и третьим выходам каналов трех-.входовых и двухвходового сумматоровтока, а коллекторц через выходнойотражатель тока подключены к выходупроизведения устройства, введены два транзистора формирователя переноса, база первого транзистора формирователя переноса подключена. соответственно к пятому и третьему кол, лекторам пороговых транзисторов третьих каналов первого и второго диск" риминаторов, база второготранзистора формирователя переноса подключена соответственно к иетвертому и.третьему коллекторам пороговых транзисторов вторых каналов первого ивторого дискриминаторов, коллекторытранзисторов формирователя переносачерез дополнительный отражатель тока подключены к выходу переноса устройства, дополнительные коллекторы первоГо и второго дополнительных транзисторов подключены соответственно к базам пороговых транзисторов вто" рого и третьего каналов первого дискриминатора, дополнительные коллекторы третьего и четвертого дополнительнцх транзисторов подключены к базам пороговых транзисторов третьего ивторого каналов второго дискриминатора,1На чертеже представлена электрическая схема четверичного умножителя инжекционного типа.Устройство содержит первый дискриминатор 1. с регулируемыми при помощи источников 2-4 тока инжекторов 0,5 1 5 2,5 порогами срабатывания, входной отражатель тока 5 и пороговые многоколлекторнце транзисторы 6-8, входящие в состав первого дискриминатора, трехвходовые .и двухвходовые сумматоры 9-11 с регулируемыми инжекторами тока 12-19 с весами, равными 1, 2, 3, 2,2 и 3, 2, 1 соответственно, первый и второй дополнительные транзисторы 20 и 21 с инжекторами тока 22 с весами, равными единице, второй дискриминатор 23 с регулируемыми порогами срабатывания 24-26, с весами 0,5 1,5, 2,5 соответственно, входной отражатель тока , 27 и пороговые транзисторы 20-30, входящие в состав второго дискриминатора, вход второго дискриминатора 23 подключен ко второму входу 31 устройства, пятыйшестой и седьмой дополнительные транзисторы 32-34 с инжекторами 22 с единичными весами, вход первого дискриминатора 1 подключен к первому входу 35 устройства, выход произведения 36 и выход переноса 37, первый транзистор 38 формирователя переноса 39 и второй транзистор 40 формирователя переноса 39 инжекторами 22 с единичным весом, два инжектора 1 и 42 с весами, равными трем, два инжектора 43 и 44 с весами, равными двум, два выходньх отражателя тока 45 и 46, второй и третий дополнительные транзисторы 47 и 48.Устройство работает следующим образом.. В исходном состоянии на входы35 и 31 не поступают входные сигналы Х 1 и Х, В этом случае входные отражатели тока 5 и 27 закрыты в обоих дискриминаторах, все пороговые транзисторы 6-8, 28-30 открыты вследст. вие йнжектирования тока в их базыинжекторами 2-4, 24-26. Через эмиттер-коллекторные переходы пороговых транзисторов первого репродукционного контроллера протекают токи иннекторов 12-19, а также 22, поэтому все транзисторы выходных сумматоров тока 9-11 и дополнительные транзисторы 20, 21, 32-34, 47 и 48 закрыты.0 0 2 0 35 Таблица 2 с сумматоров 9-11, равный резуль 40 тату умножения по модулю 4,Результат переноса (бункция .(табл.2) Г , формируется только в случае следующих сочетаний четверичных чисел: (221, 132), (23), (337045 Поэтому, если на входах 31 и 35 0 0 0 г0 0 55 5 9 Закрыты также транзисторы 38 и 40 формирователя переноса. В результате на выходах 36 и 37 устройства токовый сигнал равен нулю.Входные величины представляют собой Е-значение четверичные числа, представленные четверичным кодом с помощью логических уровней тока.Работа полного умножителя четверичных чисел описывается таблицами истинности, соответственно для результата умножения по тиос 4 для двух одноразрядных чисел - табл. и для результата переноса - табл.2.Таблица 1 Если на входы 31 и 35 поступаютходые токи 3 э, соответствующие 28651 бодному из 1; кодовых значений (3 Г;==0,1,23), в зависимости от ихвеличины срабатывают .те из транзисторов 6-8, 28-30 (закрываются), для5 которых выполняется условие 31,- ЗтГДе 3- ВХОДНОЙ ток, Зт - ток 1-ГОт 1инжектора 2-4, 24-26, задающего порог срабатывания пороговых транзисторов 6-8, 28-30 в первом и втором 0 дискриминаторах 1 и 23 (3 С),5,1,5 1фУ2,5).В базы 1-го группы транзисторов сумматоров тока 9-11 втекают токи соответствующих инжекторов. Одновременно открываются все предыдущиепервые, вторые, третьи и четвертыедополнительные транзисторы 20, 21,47, 48, так как в их базы втекаюттоки инжекторов 22 с весами, равными единице, отключая тем самым от 20 баз предыдущих групп транзистороввыходных сумматоров тока 9-11 инжекторы, Транзисторы, входящие в состав1-ой группы, открываются и на пятые,шестые и седьмые дополнительные транзисторы 32-34 поступают соответствующие сигналы от данной 1-ой группытранзисторов. К выходу устройстваподключен тот сигнал, для прохожде"ния которого открыт один из допол нительных транзисторов 32-34. От инжектора. тока 41 вычитается ток колч ч лектора, которыи ограничен величинои тока, задаваемой с группы выходныхсумматоров 9-11 тока, Остаток инвертируется выходным зеркальным отражателем тока 45 и от тока инжекторавычитается данное значение тока,а на выход умножителя поступает сигнал репродукционных контроллеров 1 и23 появляются данные сочетания, происходит отбирание тока от инжекторов тока 22, включенных в базы тран"зисторов 38 и 40 формирователя переноса и возникновение результата переноса на выходе 37 устройства. Рассмотрим пример умножения двух четверичных чисел с помощью пред" лагаемого устройства. Пусть Х =2, Х 2=3. В таком случае на вход 35 поступаете э 1, =2, а на вход 31 - 3 = =3. В первом дискриминаторе входнойотражатель тока 5 инвертирует эна" чение 1 щ и закрывает пороговые транзисторы 6 и 7. Транзистор 8 остается открытым, так как для негови(1 = =2,5, 8 результате открывается тран" з эистор. 20, так как в его базу втекает ток инжектора 22. Токи инжекторов 12"14 теперь отбираются эмиттерколлекторными переходами транзистора 20, Так как первый коллектор тран- О зистора 20 соединен с базой порогового транзистора 6, происходит релаксационное закрывание транзистора 7. Это объясняется следуюшим процессом. Когда транзистор 7 начинает 15 закрываться в момент превышения 3 над значением 1 т=1,5 транзистор"20 начинает открываться за счет вте-.кания тока инжектора 22 в базу. Но при этом начинает отбирать ток его 20 первый коллектор и чем больше закрывается транзистор 7, тем больше ток отбирает от инжектора 3 транзистор 20.Процесс нарастает лавинообразно, приводя к релаксационному переклю чению данной пары транзисторов 7- 20.При этом в двухвходовом сумматоре 10 открыты оба выходных отражателя тока и на выходы 1 и 1 П сумматора пос- Зо тупают инвертированные сигналы инжекторов токов 15 и 16 с весами равными 2Ф8 то же время во втором.дискриминаторе закрыты все пороговые транзисторы 28-30, так каков=3 и вход" ной отражатель тока отбирает своими коллекторами токи инжекторов 24-26.При этом открываются транзисторы 48 и о 47, приводя дополнительные транзисторы 33 и 34, в закрытое состояние.Открыт только транзистор 32, через который отбирается ток, задаваемый двухвходовым сумматором тока, величина которого равна уровню логической двойкй. Так как инжектор 41 имеет вес, равный 3, то из тока инжектора вычитается ток, равный 2, а ток, втекаоций в базу выходного отражателя тока 45, равен 1. При этом от ин" жектора 42 1 вес его 3) вычитается ток, равный 1, и на выход поступает значение 2. Таким образом, из, табл. видно, что в результате срабатывания устройства получено значение 11, которое совпадает со значе"нием таблицы истинности для Функции умножения по модулю четыре. Если аналогичным образом иэменитьзначения Х и Хз на входах устройства, пробегал все множество значенийвозможных совокупностей, получим.навыходе 36 устройства все множество значений таблицы истинности (табл.1) функции умножения повод 4, что доказывает, что данное устройство является четверичным умножителем.Процесс формирования переноса(табл.2) Функция , для сигналовХ =2, Х=3 заключается в следуоцем.В момент прихода сигнала Х =2 на вход 35 устройства открываетсявходной отражатель тока 5 и значение двойки инвертируется так, что транзистор 5 своими коллекторами отбирает полностью токи инжекторов 2 и 3. Транзисторы 6 и 7 при этом закрываются. В результате закрывания транзистора 7 от инжектора тока 22 включенного в базу транзистора 40, не отбираетсл ток. В то же время, в результате поступления сигнала Х=3 на вход 31 устройства транзистор 27 открыт, а транзистор 29 закрыт и ток инжектора 22, включенного в базу транзистора 40 инвертируется последним, вычитая из тока инжектора 43 (вес его равен 2) ток, равный 1, В результате на выходе 37 получим значение 1, что соответствует таблице йстинности для функции переноса(табл.2) для совокупности входных значений Х =2, Х =3.В результате йолного перебора всех возможных сочетаний значений Х . и Х можно показать, что устройство реализует всю таблиЦу истинности для Функции переноса 1 (табл.2).Таким образом, предлагаемое устройство является полным четверичным умножителем одноразрядных чисел.Кроме того, введение связей первого, второго, третьего и четвертого дополнительных транзисторов с пороговыми транзисторами входного дискриминатора позволяет выровнять задержки цепочек включения и выключения (и устранить воэможность гонок в вычислительных многозначных структу 1 рах, что важно в случае конвейерного режима (синхронного конвейера) работы последней. Формула изобретенияУмножитель четверицный иниекционного типа, содериаций два дискри9 9286 минатора, состоящие иэ трехколлекторных отражателей тока, базы которых . подключены к входам устройства, а коллекторы - к базам пороговых транзисторов, в первом канале первого дискриминатора коллекторы порогового транзистора соединены с входами первого трехвходового сумматора тока, во втором .канале первого дискриминатора два коллектора порогового тран- о зистора соединены с входами двухвходового сумматора тока, а третий коллектор соединен с базой первого дополнительного транзистора, три коллектора которого подключены к вхо- з дам первого трехвходового сумматора тока, в третьем канале первого дискриминатора три коллектора порогового транзистора соединены с входами второго трехвходового сумматора тока, а 20 четвертый коллектор соединен с базой второго дополнительного транзистора, два коллектора которого соединены с входами двухвходового сумматора тока, первые коллекторы пороговых транзис торов второго и третьего каналов второго дискриминатора подключены соот,ветственно к базам третьего и четвертого дополнительных. транзисторов, первые коллекторы которых подключены зо соответственно к второму. и первому коллекторам пороговых транзисторов первого и третьего каналов. второго дискриминатора, вервый и вторые коллекторы пороговых транзисторов первого, второго и третьего каналов второго дискриминатора подключены к базам пятого, шестого, и седьмого дополнительных транзисторов, эмиттеры которых подключены соответственно к первым, вторым и третьим выхо 51 10дам каналов трехвходовых и двухвхо.дового сумматора тока, а коллекторычерез выходной отражатель тока подключены к выходу произведения устройства, о т л и ч а ю щ и й с ятем, что, с целью расширения функциональных возможностей устройства,в него введены два транзистора формирователя переноса, база первоготранзистора Формирователя переносаподключена соответственно к пятомуи третьему коллекторам пороговыхтранзисторов третьих каналов первого и второго дискриминаторов, базавторого транзистора формирователяпереноса подключена соответственнок четвертому и третьему коллекторамипороговых транзисторов вторых каналов первого и второго дискриминаторов, коллекторы транзисторов формирователя переноса через дополнительный отражатель тока подключены квыходу переноса устройства, дополнительные коллекторы первсьго и второго дополнительных транзисторов подключены соответственно к базам пороговых транзисторов второго и третьего каналов первого дискриминатора,дополнительные коллекторы третьегои четвертого дополнительных транзис"торов подключены к базам пороговыхтранзисторов третьего и второго каналов второго дискриминатора.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРпо заявке Г" 2681131/18-21,кл. Н 03 К 19/08, 1978.2. Авторское свидетельство СССРпо заявке Ь" 2915237/18-21,кл. Н 03 К 19/091, 1980.