Патенты с меткой «буферной»

Номер патента: 1399814

Опубликовано: 30.05.1988

Авторы: Вяземский, Холуянов

МПК: G11C 8/06

Метки: адресации, буферной, памяти

...а код Ом = 000000, Это объясняется тем, что разряд 2 кода часов изменяется не по двоичному закону. Поэтому для устранения ошибки в адресации изменение разряда 2 кода часов должно быть с необходимостью модифицированно, т.е. приведено к чисто двоичному закону, Таким образом,для принятого объема памяти продолжительность полного цикла изменениязначений Оч, О и Р составляет 48 ч.Устройство работает следующим образом.5На шину 7 поступают импульсы с периодом Т = 1 с от внешнего эталона. Как было принято выше младший разряд кода адреса (разряд 2 счетчика 1) меняется каждые 15 с, поэто му изменение двух старших разрядов счетчика 1 происходит по двоичному закону, по которому изменяются и младшие разряды счетчика 2 (графы 5 и 6 таблицы), Поэтому...

Номер патента: 1418723

Опубликовано: 23.08.1988

Авторы: Бессмертный, Панов

МПК: G06F 12/00, G06F 13/00

Метки: буферной, памяти

...соответствует режиму записи для блока 3 и режиму считывания для блока 4, а нулевой выход триггера 8 соответствует режиму считывания для блока 3 и режиму записи для блока 4В режиме записи информации для блоков 3 и 4 импульсы частоты записи с генератора 6 поступают через соответственно открытые элементы И 9 и 12, При этом команда записи для каждого блока памяти разбивается на два . канала: управление по входу "Запись- считывание" и по входу "Выбор крис.талла". Для блока 3 команда записи в виде импульсной частоты записи проходит через элементы 17 и 18, причем время срабатывания элемента 18 больше времени срабатывания элемента 17,этим обеспечивается задержка управления по входу "Выбор кристалла" поотношению к входу "Запись-считывание"н...

Номер патента: 1418812

Опубликовано: 23.08.1988

Авторы: Боженко, Кондратов

МПК: G11C 11/00

Метки: блок, буферной, памяти, терминального, устройства

...счетчика3 и управления коммутатором 8.Счетчик 3 модифицируется по перед.нему фронту сигнала с четвертого выхода блока 9 (Фиг.2,е). По состоянию"0" сигнала на пятом выходе блока 9(фиг. 2,ж) коммутатор 8 подключает кадресным входам блоков 5 семь младших разрядов счетчика 3 (сигналыАВ -ЛВ ) и сигнал состояния тригге 1ра 10 - АВ (Фиг. 2,з). По отрицательному фронту сигнала ВАБ с первого входа блока 9 (Фиг. 2,в) .сигналАВ заносится в адресные регистрыблоков 5, По состоянию "1" сигналауправления коммутатором 8 (фиг.2,ж)к адресным входам блоков 5 подключаются старшие разряды счетчика 3сигналы АС,-АС(фиг. 2,з)По отрица гельному фронту сигнала САБ с второго входа блока 9 (фиг.2,г) сигналАС заносится в адресные регистры блоков 5,...

Номер патента: 1434495

Опубликовано: 30.10.1988

Автор: Гаврилов

МПК: G11C 7/00, G11C 8/12

Метки: адресов, буферной, памяти, формирования

...- при передаче сообщения.В исходном состоянии в циклах записи в блок 1 памяти постоянно записывается значение счетчика 5. Импульс записи проходит через элемент И 4 на вход записи блокапамяти.В циклах чтения из блока 1 памяти считывается значение, записанное в блок 1 памяти в том же канальном интервале предыдущего цикла. В резуль - тате для всех каналов на выходе АЛД 2 формируется и загружается в регистр 3 код нуля - начальные текущие адреса для каждого канала как приемного, так и передающего, так как в данном случае В .= С - 1.При приходе слова сообщения, о чем свидетельствует логический "0 в цикле приема на входе 14 устроц тна, занам интервале. Появление слова сообщения в нулевом канале ("О" на входе 14 ) вызывает запрет записи в блок...

Номер патента: 1494010

Опубликовано: 15.07.1989

Авторы: Бессмертный, Сбориков, Теодорович

МПК: G06F 12/00, G06F 13/00

Метки: буферной, памяти

...с блока 3 поступает насхему 28 сравнения и сравниваетсяс информацией на 01-входе, В случаесовпадения информации сигналом с выхода схемы 28 сравнения открываетсяэлемент И 16 и импульс частоты считывания поступает через элемент ИЛИ 22на вход счетчика 1. Исчезновение импульса частоты считывания изменяетсостояние счетчика 1, что соответствует изменению адреса в блоке 3. Одновременно сигнал с выхода элементаИ 16 через элемент ИЛИ 18 устандвливает в 111" триггер 30, открывая элемент И 8 для прохождения импульсовчастоты записи по новому адресу вблоке 3,Отсутствие сигналов ца выходе схемы 28 сравнения в момент записи информации указывает нд неисправностьблока 3 и на необходимость переключения блока 3 ца резервную зону, которая...

Номер патента: 1501175

Опубликовано: 15.08.1989

Авторы: Богданов, Лупиков

МПК: G11C 29/00

Метки: блоков, буферной, памяти

...блока 2 сравнения, выходов степени заполнения ем.- .кости проверяемого блока 16 и второй группы выходов блока 8 памяти поступают на инАормационные входы дешиА- ратора 36, на вход стробирования ко О торого поступает сигнал с выхода элемента И 34, После режима загрузки управляющих слов счетчик 7 находится в состоянии, которое определяет адрес первого управляющего слова в бло ке 8 памяти, Таким образом, в этот момент времени на выходах первой и второй группы блока 8 памяти присутствуеп первое управляющее слово, так как блок 8 памяти находится в режиме чтения. Под воздействием тактовых импульсов генератора 32 счетчик 35 последовательно проходит состояние от 0 до 2 , где 1 - разрядность счетчика 35. При этом на выходах дешифратора 36,...

Номер патента: 1510009

Опубликовано: 23.09.1989

Авторы: Гаврилов, Товба

МПК: G11C 11/4093, G11C 8/06

Метки: адресов, буферной, памяти, формирования

...согласования задержки входной и выходной информации, принимаемой и передаваемой из буферной памяти,В циклах приема сумматор 8 состояниесчетчика 6 уменьшает на 1, в циклахпередачи увеличивает на 1.На Фиг.2 привецена временная диаграмма работы устройства. Каждыйканальный интервал делится на четыре цикла обращения к блоку 1 памяти - чтение, запись, чтение, запись(первые дна обращения при приеме,вторые при передаче).В таблице приведен пример операции арифметика-логических блоков приразличных состояниях,входов 14 и 15,на которые поступают разряды принимаемых и передаваемых данных, определяющих код информации, Формирование текущих адресов осуществляет блок, который в циклахприема выполняет операцию С-В, гдеС - состояние выхода 18 счетчика...

Номер патента: 1559348

Опубликовано: 23.04.1990

Авторы: Аничкова, Соколов

МПК: G06F 12/00

Метки: адресации, буферной, памяти

...имеют постоянное значение уровня логического нуля. Код первого числа снимается с выходов счетчика 1, код второго числа получается путем умножения содержимого счетчика 2 на 60, осуществляемое в умножителе 4.Код третьего числа Формируется следующим образом. В результате воздействия сигнала начальной установки на выходе регистра 3 устанавливаются уровни логической единицы и значение корректирующего кода в первые сутки работы равно нулю. На входах регист" ра 3 устанавливаются значения суммы двух чисел; текущего значения коррек." тирующего кода с выхода регистра 3 и постоянного значения корректирующего кода(для данного объема ЗУ равно пяти). Таким образом, для первых суток эта сумма равна пяти. По окончанию первых суток сигналом...

Номер патента: 1587517

Опубликовано: 23.08.1990

Автор: Лупиков

МПК: G06F 12/00

Метки: адресации, буферной, памяти

...счетчике 3 - информационный объем первой буферной зоны блока памятиПри необходимости модификации адреса по входу 12 синхронизации поступает сигнал, который добавляет единицу к содержимому счетчика 1 и уменьшает на единицу содержимое счетчика 3, в котором фиксируется код текущего объема первой зоны буферной памяти.Формирование последующих адресов обращения для первой буферной зоны производится в устройстве аналогично.По окончании формирования адресов первой буферной зоны на выходе заема счетчика 3 появляется сигнал, который уменьшает на единицу содержимое счетчика 5. 11 ри этом выходные сигналы счетчика 5, воздействуя на адресные входы мультиплексора 2, подключают к информационным входам счетчиков 1 и 3 выходные сигналы регистра 4, в...

Номер патента: 1587581

Опубликовано: 23.08.1990

Автор: Гаврилов

МПК: G11C 8/06

Метки: адресов, буферной, памяти, формирования

...пакета сообщения, начинающегося кодом Начало и заканчивающегося кодом Конец устройство в соответствующем канале обеспечивает последовательное увеличение текущего адреса на единицу. При поступлении кода Начало устройство формирует код О, при поступлении первого слова сообщения - код 1, при поступлении второго слова сообщения - код 2 и т.д.При передаче пакета сообщения устройство последовательно увеличивает значение текущего адреса на единицу для соответствующего канала. Передача кода Конец вызывает инициализацию текущего адреса путем разрешения записи в блок 1 памяти состояния счетчика 5,В режиме передачи команд после вывода одной команды изменение текущего адреса для соответствующего канала. не производится. А в буферной памяти...

Номер патента: 1596390

Опубликовано: 30.09.1990

Авторы: Батраков, Федосеев

МПК: G06F 12/00, G06F 13/16, G11C 11/00 ...

Метки: буферной, памяти

...памяти заполнен и запись зап рещена), то на входе соответствующего элемента И 32 присутствует высокий потенциал. Поэтому сигнал записи с выхода соответствующего элемента 22 задержки проходит через соответствующий элемент И 32 и элемент ИЛИ 5 на выход 13 устройства, сигнализируя о невозможностиосуществления записи в указанный блок 12 буферной памяти.Чтение информации производится припоступлении на вход 18 устройства управляющего сигнала чтения. Данный сигнал разрешает прохождение адреса выбираемогоблока 12 буферной памяти с входа 16 устроиства через группу 4 элементов И в регистр 9, В результате на соответствующем выходе дешифратора 11 появляется разрешающий потенциал, который поступает на вход элементов И 31 и ЗЗ соответствующего...

Номер патента: 1602907

Опубликовано: 30.10.1990

Авторы: Дятлова, Зорин, Сафонов, Сафонова, Шах

МПК: D21B 1/30

Метки: буферной, виде, волокнистого, емкости, запаса, суспензии

...где по соотношению (8) определяется уровень, занимаемый слоем, поступившим в емкость на и-д цикле контроля к текущему циклу контроля (см. графу 8 табл.), Из таблицы видно, что число К=9, для следующего номера цикла =10 соотношение (8) отрицательно (встроке10, графа 811 п-Т,. Уп-тп= = -0,31).Из блока 13 значение К = 9 и данные 9 циклов контроля (строки х = 0-9, графы 2,6,7) поступают в блок .14, где по соотношению (6) рассчитывается количество целлюлозы в верхней части емкости: С п= -=- (0,075+0,082)(6,75 -63 5- б, 05)+ (О, 082+0, 088)(6, 05 - 5, 36) + + (О, 088+0, 089) 1 (5,36-4, 67) +(О, 089+ +0,095) (4,67-3,89)+(0,095+0,099)кК(3,89-3,03)+(0,099+0,091)(3,03 -- 2,25)+(0,091+0,098) (2,25-1,46) + + (0,098 + 0,097)" (1,46-1,05)+(0,097+...

Номер патента: 1633454

Опубликовано: 07.03.1991

Авторы: Боженко, Кондратов, Крот, Мешков

МПК: G11C 11/00

Метки: блок, буферной, памяти, терминального, устройства

...входам блоков 6, 1 О подклюцается 8 старших разрядов счетчика 3 в кацестве АС 1 - 8. По отрицательному фронту СА 81 (фиг. Зе) адреса столбцов заносятся в блоки 6, по СА 52 (фиг. Зк) - в блоки 10 и производится выборка этих блоков (фиг. Зз, м). По положительному фронту сигналов САЬ выходы блоков 6, 10 переходят в третье состояние.При наличии сигнала ЗП на входе 13 (фиг. 4 б) по сбросу сигнала АС 8 (фиг. 4 а) устанавливаются триггера 16 (фиг. 4 г) и 17 (фиг. 4 д). В блоках 4 и 10 начинают выбираться ячейки с адресом АК 8=1. По следующему сбросу сигнала АС 8 триггер 16 сбрасывается, в результате чего на выходе элемента И 19 устанавливается уровень 1 (фиг. 4 е), поступающий на элементы ИЛИ 8 и 9 и блокирующий дальнейшую запись в блоки 6 и...

Номер патента: 1778758

Опубликовано: 30.11.1992

Автор: Тетенкин

МПК: G06F 12/08

Метки: буферной, памятью

...задержки и аппаратурные затраты, связанные с дополнительной буферизацией преамбулы пакета данных перед вводом ее буфер Е 1 ЕО приема,Введение блока коррекции адреса в устройство управления буферной памяти, работающей по принципу Е 1 ЕО, по сравнению с устройством управления буферной памятью по а,с. М 1401471, кл, 0 Об Е 13/00, 1987, позволяет расширить функциональные возможности буферной памяти функцией фильтрации пакетов данных, имеющих длину меньше требуемого значения, путем коррекции адреса записи.Таким образом, введение блока коррекции адреса в устройство управления буферной памяти, работающей по принципу Е 1 ЕО, расширяет функциональные возможности устройства управления буферной памяти, что соответствует критерию...

Номер патента: 1805475

Опубликовано: 30.03.1993

Автор: Бессмертный

МПК: G06F 12/00, G06F 13/00

Метки: буферной, памяти

...в резерв блока 3 памяти по цепи: элемент И 10, элемент 16 И и ИЛИ 28 - на вход "Выборка кристалла", одновременно через элемент И 39 сигнал с выхода счетчика 41 импульсов позволяет по адресу отказавшей ячейки блока 3 записать единичный уровень сигнала в блок 43 памяти, т,к. на его вход 1 подключен источник постоянного напряжения (не показан). Правильность записи информации в резерв блока 3 подтверждается сигналом на выходе 35 сравнения, этот сигнал сбрасывает счетчик 41 и производит смену адреса в счетчике 1 по цепи элементов И 21 и ИЛИ 29,В режиме считывания для блока 3 импульсы частоты считывания с другого выхода генератора 5 проходит через открытый элемент И 19 с сигналом нулевого выхода триггера 7 через элемент ИЛИ 23, при этом...