Устройство для формирования адресов буферной памяти

(54) УСТРОЙСТВО ДЛЯ РЕСОВ БУФЕРНОЙ ПАМЯ (57) Изобретение от лительной технике и пользовано в блоках Цель иэобретения - сти применения устр формирования текущи РМИРОВАНИЯ ТИ .носится к вычисможет быть исбуфернои прасширениеойства за с мяти.блах адресо аай ОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(71) Рижское произдйнение ВЭФ им. В.(56) Авторское свР 1126954, кл. САвторское свидУ 1434495, кл, С заданных областей буферной памяти.Устройство содержит блок 1 памяти,первый арифметико-логический блок2, регистр 3, элемент И 4, счетчики5, 6, формирователь 7 сигналов сброса, сумматор 8, преобразователь кодов 9, второй арифметико-логический блок 22, Данное устройство предназначено для формирования адресовбуферной памяти в устройствах приема и передачи данных по уплотненной линии связи с временным уплотнением каналов, Тракт с временнымуплотнением представляет собой двелинии: линию передаваемых и линиюпринимаемых данных, по которым соответственно передается и принимается информация по нескольким каналам. В каждом канальном интервалепередается и принимается одно слова данных. 2 ил., 1 табл, 1510009 41 О 25 ЗО 35 40 45 50 55 Изобретение относится к вычислительной технике и может быть использовано в блоках буферной па"мяти для устройств приемо-передачиданных по уплотненной линии связи,а также в устройствах автоматического установления соединений в системах автоматической коммутации.Цель изобретения " расширениеобласти применения за счет формирования текущих адресов для заданныхобластей буферной памяти,эНа Фиг,1 изображена блок-схемаустроиства, на Фиг.2 - временная диаграмма работы устройства.Устройство (Фиг.1) содержит блок1 памяти, первый арифметико"логический блок 2, регистр 3, элемент И 4,первый .5 и второй 6 счетчики, формирователь 7 сигналов сброса, сумматор 8, преобразователь 9 кодов,первый 10 и второй 11 входы синхронизации, вход 12 загрузки, вход13 записи, первый 14 и второй 15входы состояния, первый 16 и второй17 выходы устройства, выход 18 счетчика 5, выход 19 блока памяти, выход 20 счетчика 6, выход 2 1 Формирователя 7, второй арифметико-логический блок 22,Устройство предназначено для формирования адресов для буферной памяти устройств приема-передачи данных по линии связи с временным уплотнением каналов, в частности, поИКМ-трактам в цифровых АТС, ИКМ-трактпредставляет собой линию передаваемых и линию принимаемых данных, покоторым соответственно передается ипринимается информация по 32 каналам. В каждом канальном интервалепередается (по передающему тракту) ипринимается (по приемному тракту)одно слово данных.В каждом канале может приниматься(по приемному тракту) и передаваться (по передающему тракту) одно слово данныхВ каждом канале может приниматься (по приемному тракту) и передаваться (по передающему тракту) сообщение. Устройство обеспечивает управление приемом или передачей покаждому каналу пакета слов сообщениялибо без подтверждения, либо с подтверз,цением па каждому слову саоб"щения, Последний режим может бытьиспользован в устройствах автоматического установления соединений для обеспечения автоматической посыпки команд для управления коммутацией через цифровое коммутационное поле с подтверждением по каждомй команде.Прием и передача информации может осуществляться параллельно по всем каналам. Дпя возможности одновременного приема сообщений по каждому каналу и их записи в буферную память и передачи сообщений из буферной памяти необходимо хранить и выдавать текущие адреса буферной памяти для каждого из 32 каналов (передающих и приемных), При этом при передаче или приеме слов сообщений без подтверждений необходимо обеспечить по соответствующим каналам последовательное увеличение адреса на единицу в каждом цикле, При передаче с подтверждением необходимо увеличивать адрес по соответствующемуканалу лишь при обнаружении подтверждения по приемному каналу. ЭтиФункции выполняет предлагаемое устройство.Поскольку сообщения принимаютсяи передаются не одновременно, текущие адреса для областей буфернойпамяти, соответствующих разным канальным интервалам, будут различными. В устройстве имеется первый счетчик 5, формирующий текущие отсчеты,а начальные отсчеты для каждого канального интервала записываются и .хранятся в блоке 1 памяти, Первыйарифметико-логический блок 2 обеспечивает Формирование текущего адресапутем некоторой операции над состоянием первого счетчика 5 и содержимым блока 1 памяти. Номер канального интервала (адрес области буферной памяти) Формируется вторым счетчиком 5,Таким образом, устройство выполняет Функцию 2 К счетчиков, где Кчисло канальных интервалов, поскольку адреса формируются как для приема,так и для передачи, Благодаря использованию относительных отсчетовобеспечивается периодическая самоинициализация текущих адресов, что повышает надежность устройства.Второй арифметико-логический блок22 предназначен для вычисления кода записываемого в блок 1 памяти врежиме передачи с подтверждением покаждому переданному слову сообщения.15100Код операции для арифметика-логических блоков Формирует преобразователь 9 кодов в зависимости от состояния первого входа 10 синхронизациии входов 14 и 15 состояния устрайст 5ва.Второй вход синхронизации устройства (вход 11) является входом цикловой синхронизации и предназначен длясинхронизации нулевого канального интервала, По перепаду 0-1 сигнала цикловой синхронизации Формирователь 7Формирует сигнал сброса (Фиг,2) счетчика канальных интервалов (счетчик6) и устанавливает нулевой каналь.ный интервал.Первый вход синхронизации устройства (вход 10) является входом канальной синхронизации и предназначен для синхронизации канальных интервалов. По перепаду 1-0 сигналаканальной синхронизации изменяетсяна единицу состояние счетчика канальных интервалов (счетчик 6), Сигнал1-0 используется также для деленияканального интервала на цикл приемаи передачи (фиг,2). Сигнал 1-0 подается также на адресный вход блока 1памяти и делит память на две области. В состоянии "0" входа 10 устройство работает для приемного тракта, в состоянии "1" - для передающего тракта,По входу загрузки устройства(вход 12) обеспечивается загрузкакода с выхода блока 2 в регистр 3 дляполучения на выходе 16 устройстватекущего адреса для текущего канала (сначала для приема, затем дляпередачи).40Вход записи устройства (вход 13)предназначен для стробирования записи в блок 1 памяти в зависимостиот состояния второго выхода преобразователя 9 кодовРазрядность счетчика 6 определяется из числа канальных интервалов тракта с временным уплотнением.Для 32 каналов разрядность счетчика равна 5,Разрядность счетчика 5 определяется из максимальной длины сообщенияпо одному из каналов. При максимальной длине одного сообщения (64байта) счетчик 5, как и блок 1 памяти, имеет разрядность, равную 6.Счетчик 5 предназначен для Фсрмирования текущего отсчета для, вы 096 числения текущих адресов, Блок 1 памяти предназначен для записи и хранения относительных отсчетов для каждого передающего и каждого приемного канала. При числе каналов 32 емкость блока 1 памяти равна 64 слова,Счетчик 6 формирует номер канальнаго интервала (адрес области буферной памяти). Сумматор 8 предназначен для согласования задержки входной и выходной информации, принимаемой и передаваемой из буферной памяти,В циклах приема сумматор 8 состояниесчетчика 6 уменьшает на 1, в циклахпередачи увеличивает на 1.На Фиг.2 привецена временная диаграмма работы устройства. Каждыйканальный интервал делится на четыре цикла обращения к блоку 1 памяти - чтение, запись, чтение, запись(первые дна обращения при приеме,вторые при передаче).В таблице приведен пример операции арифметика-логических блоков приразличных состояниях,входов 14 и 15,на которые поступают разряды принимаемых и передаваемых данных, определяющих код информации, Формирование текущих адресов осуществляет блок, который в циклахприема выполняет операцию С-В, гдеС - состояние выхода 18 счетчика 5;В - состояние выхода 19 блока 1 памяти. В циклах передачи блок выполняет операпию С-Вва всех случаях,кроме случая приема положительногоподтверждения по определенному каналу в режиме передачи команд. В последнем случае блок 2 выполняет операцию С-В, что позволяет увеличить текущий адрес на единицу для формирования адреса следующей команды, Изменение функцииблока 2 осуществляет преобразователь 9 кодов, кото рый в циклах приема преобразует состояние входа 14 устройства в код соответствующей операции.Блок 22 Формирует кад, записываемый в блок 1 памяти для каждого передающего и каждого приемного канала. В циклах приема блок 22 выполняет функцию 0 = С, кроме случая приема кода 1 Положительное подтверждение", когда блок 22 переводится преобразователем 9 кодов на выполнениеоперации Э = С - Е, где Е - состояние выхода 16 устройства," Р - со 1510009стояние выхода блока 22, В циклахпередачи блок 22 выполняет функциюР = С - Е при передаче кода "Команда" или "Ояидание" либо при обнару 5жении в приемном канале положительного подтверждения. В остальных случаях. 6 лок 22 выполняет операцию Р = С.В исходном состоянии в циклахзаписи в блок 1 памяти постояннозаписывается состояние счетчика 5, Импульс записи проходит через элементИ 4 на вход блока 1 памяти. В циклах чтения из блока 1 памяти считывается значение, записанное в блок 1памяти в том же канальном интервале предыдущего цикла. В этом случаеблок 2 выполняет операцию А = С -- В - 1,в результате чего регистр 3загружается и на выходе 16 устройства для всех каналов формируетсякод нуля (В = С - 1) - начальныетекущие адреса для каждого канала(приемного и передающего), Таким образом, на выходе 16 устройства формируются текущие адреса для каждогоканала, код которого снимается с выхода 17 устройства.При приходе сообщения (код "Сообщение" на входе 14 устройства) запрещается (в соответствующем канальном интервале) запись в блок 1 памяти, Тем самым для канального интервала, по которому приходит сообщение, в блок 1 памяти по адресу,равному номеру канального интервала,ос- З 5тается значение С, предшествовавшеепоявлению кода "Сообщение" на входе14. Таким образом, в соответствующемканальном интервале в циклах приемапри приеме сообщения адрес увеличи Овается на единицу для каждого словасообщения,При передаче сообщения (код "Сообщение" на входе 15 устройства) осуществляются те же действия, что и 45при приеме сообщения, за исключением того, что все происходит в циклах передачи и анализируется состояние входа .15.При передаче информации (команд) 50с подтверждением необходимо обеспе чить задержку передачи следующей команды, пока по приемному каналу непоступит код положительного подтверждения, например, со стороны цифрового коммутационного поля, со-,,общающего о выполнении командыустановления соединения. С этойцелью после выдачи команды в ту же ячейку буферной памяти записывается код "Ожидание".При передаче команды блок 22 . устанавливается с помощью преобразователя 9 кодов на выполнение функции Р = С - Е (Е - выход 16 устройства, Р - выход блока 22), благодаря чему в блок 1 памяти записывается код, который при выполнении бло -ком 2 функции А = С - В - 1 в следующем .цикле в данном канальном интервале повторит на выходе 16 устройства адрес предыдущего цикла,вследствие чего из буферной памятивыдается код "Ожидание", При обнаружении кодов "Ожидание" и "Команда" блок 22 устанавливается на выполнение функции Р = С - Е. В очередных циклах в данном канальном интервале в циклах передачи будет выдаваться одинаковый адрес, пока поприемному каналу не поступит код положительного подтверждения.В этом случае блок 2 устанавливается на выполнение функции А = С-В,что вызывает увеличение кода адресана выходе 16 на единицу, т,е, вывод из буферной памяти следующей команды, При этом блок 22 устанавливается на выполнение функции Э = С-Е.Коды "Подтверждение", "Команда"и "Ожидание" поступают через входы14 и 15 устройства на преобразователь 9 кодов, Вход 10 устройства 1выбирает для преобразования блоком 9 либо код с входа 14 (для приема), либо с входа 15 (при передаче), Блок9 позволяет изменить операции арифметико-логических блоков 2 и 22,Изменение операции блока 2 с А == С - В - 1 на А = С - В позволяетпри приеме положительного подтверждения ускорить на один цикл вывод ,следующей команды.Формула изобретения Устройство для формирования адре" сов буферной памяти, содержащее блок памяти, регистр, элемент И, первый арифметико-логический блок, первый и второй счетчики, сумматор, формирователь сигналов сброса, причем вы- . ход регистра является первым адресным выходом устройства, вход загрузки регистра является входом загрузки устройства, первый адресный вход блока памяти является первым входом синхронизации устройства, вход син10510009 Передача Прием Операция Вход 14 Вход 15 Блок 1 памяти Сооб Коман Ожищение да дани Подт верх дени Подт- верж- дение Кома Сооб- щение да А = С-ВА = С-В- А = С-ВА = С-В- А = С-В А = С-ВА = С-ВА =,С-ВА = С-ВЗапи О О О О 1 О Х О Х Х Х Х Х Х Х Х Запис Запис Запис Запис О .1Х Х Х О О1 О Х О О Х О 1 Х О О О О О 1 Р = С-ЕР = С-ЕР = С Запись Запись Запись= С-ВХ Х П р и хронизации первого счетчика соединен с входом формирователя сигналов сброса и является вторым входом синхронизации устройства, выход формирователя сигналов сброса соединен с входом установки второго счетчика, выходы которого соединены с входами первой группы сумматора, входы второй группы которого подключены к первому входу синхронизации устройства и входу синхронизации второго счетчика, выходы сумматора соединены с адресными входами группы блока памяти и являются вторым адресным выхо дом устройства, первый вход элемента И является входом записи-чтения устройства, выход элемента И соединен с входом записи-чтения блока памяти, выходы первого счетчика соедине ны с информационными входами первой группы первого арифметико-логического блока, информационные входы второй группы которого подключены к выходам блока памяти, выходы первого арифметико-логического блока соединены с входами регистра, о т л иа н и е. Х - произвольное состоя чающее ся тем, что, с цельюрасширения области применения устройства за счет формирования текущихадресов для заданных областей буферной памяти, в него введены второйарифметико-логический блок и преобразователь кодов, причем первый входсинхронизации устройства соединен суправляющим входом преобразователякодов, входы первой и второй группсостояния которого являются соответствующими входами устройства, выходы первой группы преобразователя кодов подключены к управляющим входампервого и второго арифметико-логических блоков, второй выход преобразователя кодов подключен к второму входу элемента И, выходы первогосчетчика соединены с информационнымивходами первой группы второго арифметико-логического блока, выходыкоторого соединены с информационнымивходами блока памяти, выходы регистра соединены с информационнымивходами второй группы второго арифметико-логического бЛока..Иекма Тираж 55 сное Т СС ствепного комит 113035, Москвтвенно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 10 Произ аказ 5822/5 НИИПИ Госуд Состыпь Техр тель А. Кр.Сычевчук Корре по изобретениям и открытиям при Г