Устройство для формирования адресов буферной памяти

(19) И 1 5 1)5 б 11 С 7/00 ИСАНИЕ ИЗОБРЕТЕНОРСКОМУ СВИДЕТЕЛЬСТВУ К ьский институт А. Гаврил А- ТИ ли- зоОг 7 г ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(54) УСТРОЙСТВО ДЛНИЯ АДРЕСОВ Б(57) Изобретениетельной технике и ство СССР /00, 1986.во СССР /00, 1986.Я ФОРМИРО РНОЙ ПАМЯ сится к вычи ет быть испол вано в блоках буферной памяти для устройств приемопередачи данных по уплотненным линиям связи в устройствах автоматического установления соединения в системах автоматической коммутации, а также в качестве многоканального счетчика. Цель изобретения - упрощение устройства и расширение области его применения за счет увеличения разрядности формируемых адресов и для создания многоканальных счетчиков. Устройство содержит блок 1 памяти, арифметико-лвгический блок 2, регистр 3, элемент И 4, первый 5 и второй 6 счетчик, мультиплексор 7 и формирователь 8 управляющих сигналов. 1 табл., 5 ил.Изобретение относится к вычислительной технике и может быть использовано в блоках буферной памяти для устройств приемопередачи данных по уплотненным линиям связи в устройствах автоматического установления соединений в системах автоматической коммутации с распределенным управлением, а также в качестве многоканального счетчика. Цель изобретения - упрощения устройства и расширение области его применения за счет увеличения разрядности формируемых адресов.На фиг. 1 изображена блок-схема устройства; на фиг. 2 - временная диаграмма работы устройства; на фиг. 3 - функциональная схема формирователя управляющих сигналов при использовании устройства в качестве многоканального счетчика, таблица состояний входо-выходов и операции арифметико-логического блока; на фиг. 4 - временная диаграмма работы устройства в качестве многоканального счетчика, состояния счетчиков и операции арифметико-логического блока для одного (А) и двух (В) каналов; на фиг. 5 - пример каскадного включения устройств.Устройство содержит блок 1 памяти, арифметико-логический блок 2, регистр 3, элемент И 4, первый 5 и второй 6 счетчики, мультиплексор 7, формирователь 8 управляющих сигналов.На фиг. 1 обозначены: синхронизирующий вход 9, первый установочный вход 10, выход 11 адресов слов, выход 12 адресов каналов, первый 13 и второй 14 входы задания режима работы устройства, выход 15 младшего разряда счетчика, выходы 16 - 18 формирователя, второй установочный вход 19 устройства, счетный вход 20 счетчика 5, выходы окончания работы 21 и цикла 22 устройства, вход 23 выборки устройства. Блоки 1 - 5 и 7 образуют блок 24 вычисления адресов. Кроме того, на фиг. 1 обозначен вход 25 записи-считывания блока 1 памяти.Разрядность счетчика 6 определяется из числа канальных интервалов во всех приемных и всех передающих трактах. При одном приемном и одном передающем тракте разрядность счетчика равна 6 (32 канала в каждом тракте), При двух приемных и двух передающих трактах разрядность счетчика равна 7.Разрядность счетчика 5 определяется из максимальной длины пакета сообщения, При максимальной длине пакета сообщения 64 слова счетчик 5, как и блок 1 памяти, имеет разрядность, равную 6,Счетчик 5 предназначен для формирования текущего отсчета с целью вычисления текущих адресов и изменяет свое состояние при переходе счетчика 6 в нулевое состояние. Блок 1 памяти предназначен 5 10 15 20 25 30 35 40 45 50 55 для записи и хранения относительных отсчетов для всех каналов всех трактов. При общем числе каналов, равном 128, емкость блока 1 памяти равна 128 слов. Счетчик 6 формирует адрес области буферной памяти (номер канала).Вычисление текущих адресов осуществляет арифметико-логический блок 2. Операция блока 2 формируется блоком 8 и зависит от состояния входов 13 и 14 устройства. В таблице приведен пример операций блока 2 при различных состояниях входов 13 и 14, на которые подаются коды принимаемых и передаваемых данных. Здесь С - состояние счетчика 5; В - состояние выхода блока 1 памяти; А - состояние выхода регистра 3. Коды задаются состоянием четырех старших разрядов данных и разделяют передаваемые и принимаемые данные на команды, сообщения и т.д.В циклах чтения блок 2 выполняет операцию над состоянием счетчика 5 и состоянием выхода блока 1 памяти, В циклах записи блок 2 выполняет операцию над состоянием счетчика 5 и состоянием регистра 3,В исходном состоянии в циклах записи в блок 1 памяти постоянно записывается состояние счетчика 5 и обеспечивается самоинициализация устройства. Импульс записи проходит через элемент И 4 на вход записи-чтения блока 1 памяти, В циклах чтения из блока 1 памяти считывается значение, записанное в, блок 1 памяти в том же канальном интервале предыдущего цикла. В этом случае блок 2 выполняет операцию С-В, в результате чего в регистр 3 загружается и на выходе 11 устройства для всех каналов формируется код нуля (в этом случае В=С).При поступлении по любому из каналов пакета сообщения, начинающегося кодом Начало и заканчивающегося кодом Конец устройство в соответствующем канале обеспечивает последовательное увеличение текущего адреса на единицу. При поступлении кода Начало устройство формирует код О, при поступлении первого слова сообщения - код 1, при поступлении второго слова сообщения - код 2 и т.д.При передаче пакета сообщения устройство последовательно увеличивает значение текущего адреса на единицу для соответствующего канала. Передача кода Конец вызывает инициализацию текущего адреса путем разрешения записи в блок 1 памяти состояния счетчика 5,В режиме передачи команд после вывода одной команды изменение текущего адреса для соответствующего канала. не производится. А в буферной памяти команда заменяется на код Речь/данные, Увеличение текущего адреса на единицу осуществляется лишь при поступлении по соответствующему приемному каналу кода Подтверж 158758140 45 дение, подтверждающего выполнение переданной команды.Принимаемые и передаваемые коды поступают на входы 13 и 14 устройства. В зависимости от принимаемых и передаваемых кодов, а также от состояния управляющих входов (цикл записи/чтения, прием-передача), блок 8 формирует код операции для арифметико-логического блока 2 согласно приведенной таблице.Устройство может быть использовано в качестве многоканального счетчика, объединяющего функции К счетчиков (К - число каналов).В этом случае блок 8 выполняется в виде, показанном на фиг. 3. Здесь вход 13 выполняет функцию сброса состояния любого из К счетчиков, соответствующего каналу, во временном интервале которого подан сигнал сброса (логическая 1). Вход 14 выполняет функцию счетного входа любого из К счетчиков, соответствующего каналу, во временном интервале которого подан сигнал счета (логический О), В таблице, на фиг. 3 приведены состояния входов и операции арифметико-логического блока 2.На фиг. 4 показан пример изменения состояния одного (А) и двух (В) канальных счетчиков. Во временной диаграмме выделены только один (А) и два (В) временных канальных интервала.Сигнал на входе 13 обеспечивает инициализацию канального счетчика для данного канала. На выходе 11 устройства в данном канальном интервале формируется код нуля, который формируется также в данном канальном интервале следующих циклов, пока на входе 14 не появится сигнал для изменения состояния данного счетчика. В результате в данном канальном интервале в следующем цикле будет формироваться код, увеличенный на единицу. В последующих циклах в данном канальном интервале формируемый код не меняется до появления на входе 14 сигнала изменения состояния данного канального счетчика.Формула изобретения Устройство для формирования адресов буферной памяти, содержащее блок памяти, арифметико-логический блок, регистр, первый и второй счетчики, формирователь управляющих сигналов и элемент И, причем информационный выход первого счетчика 5 10 15 20 25 30 35 соединен с первым информационным входом арифметико-логического блока, информационный выход которого соединен с информационным входом регистра, выход которого является выходом адресов слов устройства, первый и второй выходы формирователя управляющих сигналов соединены соответ. ственно с установочным входом и входом задания режима работы арифметико-логического блока, третий выход формирователя управляющих сигналов соединен с первым входом элемента И., выход которого подключен к входу записи-чтения блока памяти, вход сброса второго счетчика является первым установочным входом устройства, первый и второй входы задания режима работы формирователя управляющих сигналов являются одноименными входами устройства, счетный вход второго счетчика и первый тактовый вход формирователя управляющих сигналов объединены и являются синхронизирующим входом устройства, отличаюиееся тем, что, с целью упрощения устройства и расширения области его применения за счет увеличения разрядности формируемых адресов, оно,содержит мультиплексор, первый и второй информационные входы которого подключены соответственно к выходам регистра и блока памяти, управляющий вход мультиплексора, второй вход элемента И и вход записи регистра подключены к синхронизирующему входу устройства, вход чтения регистра и вход выборки блока памяти объединены и являются входом выборки устройства, выход мультиплексора подключен к второму информационному входу арифметико-логического блока, управляющий выход которого является выходом окончания цикла устройства, информационный выход арифметикологического блока соединен с информационным входом блока памяти, адресный вход которого подключен к информационному выходу второго счетчика, выход младшего разряда и выход переноса второго счетчика соединены соответственно с вторым тактов ым входом формирователя управляющих сигналов и счетным входом первого счетчика, установочный вход которого является вторым установочным входом устройства, выход переноса первого счетчика является выходом окончания работы устройства, информационный выход второго счетчика является выходом адресов каналов устройства.(выход 17 блока 8) Операцияблока 1 Прием Входы памяти Чтение Запись 14 Запись Запись Запись Запись Запись Запись Запись Запись Запись Запись ф 37 0 7 Каиал 0 Прцеминаиал г.Г иг НачалоСообщениеКонецРечь/данныеПодтверждениеДругие коды Под тв ер жд ение НачалоСообщениеКонецРечь/данныеРечь/данныеКомандаДругие коды финл Цоил щеюя запасы ОС - ВОС-В С-В С-В - 1С - В С - В С-В С-ВС - В С-В С-В - 1 СС - АС-АС-АССС-АС-АСС-АС - АС-АСбФнг.ч иг.5 итель В Рудакравчук ставА. К489 Техр Тира ректор Т. Малекдписное ям при ГКНТ ССС митет ва, Ж й ко 4 э