H04L 17/30 — с использованием электрического или электронного декодирования

Номер патента: 674229

Опубликовано: 15.07.1979

Автор: Израйлит

МПК: H03M 13/51, H04L 17/30

Метки: декодирующее, зеркальных, кодов, кодограмм, многократном, повторении

...соответствующих требуемои ко.. маиде. Число дублирований характеризует сте.пень достоверности, После прихода очередногосимвола на вход регистра 1 находящаяся в нем674229 тавитель Г. Серо ред Э, Чужак ректор А Власенко Янова Тираж 774Государственногоделам изобретенийосква, Ж, Рауш Заказ 4107/57 Подлиомитета СССРоткрытийкая наб д, 4/5 ЦНЙИП по 113035,ФФилиал ППП "Натентфф. г. Ужгврод, ул. Проектная, 4 3йоследбвательпость сдвигается на один разряд вправо. По мере йостуйления на Вход очередйо. го симвбла содержимое этого регйстра аналйзиру.ется па вьйтолнение двух условий; с помощью сумматоров 2 ло модулю два проверяется выпал. нбйтге зеркальных свойств, а с помощью анализа. тора 4 веса соответствие его требуемому значе....

Номер патента: 674233

Опубликовано: 15.07.1979

Автор: Осмоловский

МПК: H03M 13/51, H04L 17/30

Метки: дискретной, информации, обратной, передачи, приема, решающей, связью, систем

...находяпОйся в тракте пере.ками,обеспечйвают искусственное искажениедачи шлейфом (туда и обратно), позйГмУчисУ " йрннимаемого не в том порядке блока (вставканетрудно определить объем накопителя 1.й или вцйадениеу и обнаружение ошибки. ПоэтоВ этом режиме в переданицей части (станция му при обнаружении ошибки в первом из пов.А) начинают передачу кодовъи блоков, В котторяемых М 61 сов "проверяется, не является лирые в качестве контрольных -симВьлоВ ВписанМ,это Причиной вставки ипи выпадения. При этомпоследовательно увеличиВающиеся жсяа от О до . Предпринимается попытка интерпретировать дан.М - 1, полученные от счетчика 3. В ВРнмой.с .эч ньж блоккак предыдущий ( - 1 или- 2) илити станция Б, приняв кодовые хал 4 Вщафи с :как юсяедующий (+1...

Номер патента: 675613

Опубликовано: 25.07.1979

Авторы: Евсеев, Ивлиев, Крук, Шехунова

МПК: H03M 13/51, H04L 17/30

Метки: двоичной, декодирования, информации, порогового

...Блок 7 формирования служит для обработки сигналов, поступающих на его входы из блока 3 сумматоров, блока 6 памяти и выхода первой ячейки кольцевого регистра 2, и выдачи сигналов управления на пороговый блок 1. При подаче на вход блока 7 формирования сигнала из первой ячейки кольцевого регистра 2 сдвига в зависимости от значения этого символа выдается сигнал на запись в пороговый блок 1 значения весового коэф- ф фициента тривиальной проверки, поступающее на вход блока 7 формирования из блока 6 памяти либо со знаком плюс, либо со знаком минус. После этого последовательно анализируются результаты нетривиальных проверок и, если результат 1-ой нетривиальной проверки (1 = 1,2 3 в 1, 8 в реализуемое кодовое расстояние) равен единице, то к...

Номер патента: 675616

Опубликовано: 25.07.1979

Авторы: Дощечкин, Савчук

МПК: H03M 13/23, H04L 17/30

Метки: декодирования, кода, сверточного

...изобретениЦН И И П И Заказ 4345,51 Тираж 774 Подписноефилиал ППП Патент, г, Ужгоро г, ул. Проектная, 4 памяти, сумматоры 3, блок 4 сравнения и коммутатор 5 метрик ветвей, а также блок б памяти решений, компаратор 7, блок 8 нормированного порога и элемент ИЛИ 9,Устройство работает следующим образом.Последовательность сверточного кода поступает на вход блока 1 вычисления метрик ветвей, одновременно являющийся входом устройства. На выходе блока 1 вычисления метра: ветвей вырабатываются двоичные числ ц ( метрики ветви), велич и ца которых определяется степенью корреляции принятой 1 о кодовой ветви, т. е. определенного количества последовательных кодовых символов, с каждой из возможных ветвей применяемого сверточного кода. Эти числа...

Номер патента: 677123

Опубликовано: 30.07.1979

Авторы: Жиляев, Корнилов, Сенцов, Суворов

МПК: H03M 13/51, H04L 17/30

Метки: декодирования, кодов, комбинации, мажоритарного, повторении, трехкратном, циклических

...2 памяти. Одновременно с дополнительного выхода декодера 1 результаты декодирования (наличие или отсутствие ошибок в кодовой комбинации) запоминаются в блоке 4 памяти кодовых комбинаций результатов декодирования. После декодирования третьей кодовой комбинации данного цикла производится считывание информационных символов с выходов буферного блока 2 памяти через мажоритарный элемент 3, при этом в зависимости от состояния выходов блока 4 памяти кодовых комбинаций результатов декодирования мажоритарный элемент 3 работает в одном из следующих режимов.6771.23 Ф ор мул а изобретения Составитель Е ПрозоровскаяРедактор Н. Суханова Техред И. Позняковская Корректор С. Фай аказ 675/906 Изд, Мо 442 Тираж 779 Подписное НПО Государственного комитета...

Номер патента: 681573

Опубликовано: 25.08.1979

Автор: Беручашвили

МПК: H04L 17/30

Метки: дискретных, приема, сигналов

...И 21, 23 на элемент ИЛИ 10, на его выходе образуют последовательность нулевых символов кодового слова. Аналогично, сжатые импульсы с выходов формирователей 3, 5, поступая через элементы ИЛИ 18, 19, триггер 20 и элементы И 22, 24 на элемент ИЛИ 11, на его выходе образуют последовательность единичных символов кодового слова. Последовательности сжатых импульсов четных нулевых и единичных символов с выходов элементов ИЛИ 18, 19, поступая на элемент.И-НЕ 12, образуют ,на его выходе периодическую последовательность импульсов с частотой, равной половине тактовой частоты, из которой формирователь 13 образует синхроимпульсы, сдвинутые относительно двоичных импульсов кодового слова на половину тактового интервала. Выделенные нулевые и...

Номер патента: 684753

Опубликовано: 05.09.1979

Авторы: Зимин, Келлер, Кузнецов, Теплых

МПК: G06F 11/08, H03M 13/51, H04L 17/30 ...

Метки: адаптивное, декодирующее, исправлением, ошибок, стираний

...опорная кодовая комбинация, ноторую настроен пороговый элемент,При сдвиге по кольцевым регистрам сдвига, 2 записанной информации на определенном ная энек Изобретение относится к радио Известно адаптивное декодирую во с исправлением ошибок и стир щее два кольцевых регистра сдвиг элемент и элемент И 11.Однако у этого устройства нед мехоустойчив ость.Цель изобретения - повышение н стирания в оба рединицы. В процессе адапода на место отброшен. лов в регистры также684753 мационные символы за К дополнительных тзк. тов выводятся из регистрз сдвнгз 7. Составитель Г. СероваТехред М.КелемешКорректор О, Билак Редактор Б. Федотов Закзз 530654 Тираж 775 Подписное ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий...

Номер патента: 720757

Опубликовано: 05.03.1980

Авторы: Маркарян, Наджарян, Чахоян

МПК: H03M 13/51, H04L 17/30

Метки: декодирующее

...при этом правильная коррекция ошибок синдрома производится при (К/2 - 1) и меньше ошибках для случая, когда к - четное, и при (К - 1)/2 и меньше ошибках, когда к - нечетное, аинформация о наличии ошибки синдрома выдается в случае, когда кратность ошибки лежит в пределах от 1 до (к - 1) включительно. Дешифратор 2 выдает на первые входы блока 3 код, корректирующий ошибку (т + к)-разрядного кода. После чего скорректированный (т + к)-разрядный код с выхода блока 3 поступает на входы устройства,К-разрядный код на выходе блока 5 образуется следующим образом.Ц= Я+ У 1 35 где Ч - 1-ая компонента к-разрядного кода на выходе блока 5,Я - 1-ая компонента синдрома. ац - если 1-столбец Н-матрицы содержит большенулей, чем единиц.Подставляя значения Я...

Номер патента: 725254

Опубликовано: 30.03.1980

Авторы: Гладких, Хижняк

МПК: H03M 13/51, H04L 17/30

Метки: информации, каскадным, кодом, передачи

...два знаР Очения д таких, что А(А. Тогда для этих значений минимального кодового расстояния определяются соответствующие значения А) й и д(х) Ф,о"(х). Процедура решения системы линейных уравнений при неизменном О одна и та же для любых д(х),однако максимально решаемое число уравнений ограничено колпчеством корней, подходящим для конкретного д (х) . Следовательно, при расчете схемы для восстановления стираний большой кратности этой же схемой можно исправить стирания меньшей кратности (при другом о(х) ), полагая соответствующие коэффициенты в системе линейных уравнений равными нулю, т. е, ограничивая порог допустимого числа стираний. Важно отметить, что в такой схеме все элементы умножения и сложения в поле ОР(д) однотипны. Правильное...

Номер патента: 773948

Опубликовано: 23.10.1980

Авторы: Дворников, Лосев

МПК: H04L 17/30

Метки: декодирования, м-последовательности

...этого устоойстно переключает- щ С Я В РЕЖИМ ВЬтя ИСЛЕ НИЯ т КОГДта К аД" реснт,см Входам запоминающего блока 4 через коммутатор 3 подключаются ВыхоДЫ блотсс .т. ) атомттаЯЯЦИй б ттос ъ ПЕ РЕ тслтвттст ЕТСЯ НЗ -. ЗПИСЬ СИМВО стон С ттЕтъ т" .гдующей посяедовательнасти и к егоХ адоесным входам через коммутатор 3 ПОДтЕЛЮт:.Зютосн ВЫХОДЫЕНЕРЗТОРа 11 РОИСХОДИТ СЗП 4 МИРОВЗНИттф и ВЫЧИТЗНИСт Пар СтчтЛтВОЛОВ, Стояттик рядтоттЛ (0 и 2 и 3, 4 и 5 и тД.). Полутченные СтМ 2 ЦЧ И РНЗНОСТБ ЗЗПИСЫВЗЮТСЯ В ЯЧЕйКи ПЗМЯТИ ЗЗПОМИНЗЮЩЕГО бЛОКЗ 4 ПРИЧЕМ, СУММЗ. ЗЗПИСЫВЗЕТСЯ В ЯЧ:ЕЙКУ из которой было считано первое слагаемое,а разность записывается В ячейку,з 5 и т которой было считано второе сла- ГсЕМОЕ ПРИ ЭТОМПОСКОЛЬКУ НУЛЕВОтй симвоп Равен 0...

Номер патента: 809568

Опубликовано: 28.02.1981

Авторы: Колесник, Парр, Сопов

МПК: H03M 13/51, H04L 17/30

Метки: декодирования, кода, линейногоциклического

...каждом кв Выход кодово канала подключе бок. Х счетчику кодового фильтр кодирования 6. соответствующих таблицы, происх 33 совпадения,обнаружения тре+х+х,Полиномы множества О (х) реализуются с помощью комбинации прямых иинверсных разрядов кодового фильтра19, Вычисление веса разностей принятой последовательности Ь и полиномовмножества корректируемых ошибок вы-,полняется с помощью пороговых элементов, собранных иа базе операционныхусилителей.На входы сумматоров 21 поступаютсигналы с соответствующих выходовячеек кодового фильтра 19. Ко входуусилителя 22 через переменное сопротивление подключен источник постоянного напряжения, имеющий полярность,противоположную полярности сигналана выходе сумматора 21. С помощью источника и переменного...

Номер патента: 809634

Опубликовано: 28.02.1981

Автор: Хацкелевич

МПК: H04L 17/30

Метки: декодированиясверточного, кода, кодирования

...Таким образом, реэультирующ 1 ая средняя кодовая скорость равна й= Я. 40 При декодировании сверточного кода проводятся обратные операции.Принятые символы запоминают и не" равными группами, но равномерно подают для вычисления метрик ветвей. 43 Так как при декодировании по алгоритму Витерби сверточного кода с кодовой скоростью В=-" на каждый бит информации вычисляют метрики ветвей по и символам, то для тех групп, которые ВОсостоят из одного символа, при вычислении метрик ветвей полагают модули, недостающих исимволов, а принятыйсимвол всегда можно представитьв виде произведения модуля на знак, 55 равным нулю, Дальнейший процесс деко.днрования производится обычным образом, как и для сверточного кода с.кодовой скоростью В=1/и. Способ...

Номер патента: 860330

Опубликовано: 30.08.1981

Авторы: Бирюков, Згурский, Хрустальков

МПК: H04L 17/30

Метки: декодер

...чертеже представлена структурная электрическая схема предлагаемого декодера.Устройство содержит первый элемент ИЛИ1, первый ключ 2, второй ключ 3, третийключ 4, четвертый ключ 5, пятый ключ 6,шсстой ключ 7, седьмой ключ 8, восьмойктпо 1 г 9, девятый ключ 10, второй элементИЛИ 11, счетчик 12 сдвигов, регистр 13 сдвига, вычислитель 14 синдрома, буферный ре.гистр 15 сдвига, блок 16 дискретного инте.гркрования, счетчик 17 недостоверных символов, мажоритарный элемент 18, сумматоры19, сумматор 20 по модулго два, и счетчик21 исправлений.Лекодер работает следующим образом.На вход блока 16 дискретного интегрирования поступают элементы кодового слова,при этом каждый принимаемый кодовыйэлемент сгробируется вточках, количество которых выбирается...

Номер патента: 884163

Опубликовано: 23.11.1981

Авторы: Александров, Грешневиков, Ключко, Кузнецов, Николаев

МПК: H03M 13/51, H04L 17/30

Метки: адаптивного, декодирования, дублированных, мажоритарного, сигналов, телемеханических

...на выход устройства для состояний 01 и 11 40 счетчика 2(две или три единицы из трехвозможных) информационный "0" формируется и выдается на выход устройствадля состояний ОО и 10 счетчика 2(триили два нуля из трех возможных),Если 4 результат мажоритарной обработки два 45Уиз трех необходимо выдать повторно, тона выход решающего блока 9 подаетсясинхросигнал . В, который поступает науправляющие входы переключателей 13,,управляющий вход ключа 18. Переключатели 13 подключают решающую схему 50.блока 9 на выход регистров 6,7 и 8, аключ 18 открывается. Содержимое регистров 6 и 7 поступает в решаюший блок9, где формируется мажоритарный результат, выдаваемый(повторно) через ключ 18на выход устройства.Если состояние каналов связи на момент...

Номер патента: 902283

Опубликовано: 30.01.1982

Авторы: Солодовников, Хромушин

МПК: H03M 13/51, H04L 17/30

Метки: декодирующее, кода, корректирующего, мажоритарное, рида-маллера

...Озл Овг Олу Ого Цг О + Ога + 019 + Ов+ Ог 1 + Оа+ О Огь+ Овв Ого+ 01 Для рассматриваемого примера суствует следующая система проверочныхавнения: Олб. 1 Ч + 01 + Ог + Ола +3+ "ар+ 1 лс + ла Оао + Оаа + Огц ло Ло ++ Огг Огл Оз + Огз9022 О + 1 О 5 + зОс + О 5 + 1Он + О,+ 3 + ч+ 1 иОюо + г + + На вход Я устройства декодирования подается сигнал "Установка", который сбрасывает в нуль счетчики 6 и 7 и ус танавливает формирователь 8 строб-импульса в исходное состояние,формирователь 8 строб-импульса в исходном состоянии дает разрешение на прохождение сигналов со всех разрядов информационного входа 1 через коммутатор 2 на вход сумматора 3 по модулю два и запрещает прохождение через коммутатор 2 информационных выходов 1 Ч,25 Постоянный...

Номер патента: 907846

Опубликовано: 23.02.1982

Авторы: Анисимов, Белкания

МПК: H04L 17/30

Метки: декодирующее

...при котором эле- и мент И в И 4 открыт по первому входу, второй вход которого заблокирован потенциалом с прямого выхода триггера 6.При приеме комбинации запускается счетчик 8 тактовых импульсов, не прекращающий работу до перехода устройства в режим приема очередной комбинации, а принимаемая комбинация через элемент ИЛИ 1 записывается в блок 3 обнаружения ошибок, вход которого через элемент И - ИЛИ 4 соединен с накопителем 11, 25При необнаружении ошибок в комбинации блок 3 обнаружения ошибок разоешает выдачу информационных элементов комбинации из накопителя 11 получателю, а устройство переходит в режим приема очередной комбинации.При обнаружении ошибокустройство переходит в режим исправления ошибок. При этом первый импульс обнаружения...

Номер патента: 919136

Опубликовано: 07.04.1982

Авторы: Гурвиц, Кирьяков, Котырев, Худов, Целибеев

МПК: H04L 17/30

Метки: дискретных, приема, сигналов

...опорного генератора 11, а на третий вход серия однополярных сигналов с выхода управляемого делителя 13. Фазовый детектор 12 сравнивает фазы сигналов на первом и третьем входах и при отставании или опережении фазы сигнала на его первом входе относительно Фазы сигнала на его третьем входе на выходе фазового детектора 12 выдается сигнал отставания или опережения на один вход управляемого делителя 13, на другой вход которого подаются сигналы с опорного генератора 111 и осуществляется подстройка сигналов на первом(Гт,втором (1 с Гт ) и третьем ( Г ) выходах управляемого делителя 13 в соответствии с сигналами на выходе фазового детектора 12. Сигнал тактовой частоты Гт с первого выхода управляемого делителя 13 делится на два (Гт/2) в делителе...

Номер патента: 951732

Опубликовано: 15.08.1982

Авторы: Грешневиков, Ключко, Кузнецов, Николаев, Родичев

МПК: H03M 13/51, H04L 17/30

Метки: адаптивного, декодирования, дублированных, мажоритарного, сигналов, телемеханических

...1 открывается, когда устанавливается факт начала поступления информации (например, по выделению несущей частоты и др.), Этот момент в общем случае может не совпадать с началом приема первого элемента принимаемого подблока. Допустим устройство начало работать с момента приема (+1)-го элемента. Тогда через и тактов в первый регистр накопителя 3 через сцетчик 2 сначала записывается (и-) конечных элементов первого подблока и затемначальных элементов второго подблока. При приеме последующих элементов счетчик 2 подсчитывает число единиц Ч (1= =1, 2,и) в одноименных элементах, сдвинутых натактов последовательностях и соответствующие цифровые коды записывает в накопитель 3, На каждом п(3-1)+ такте (где3, 5,к) начинается попытка выделения сигнала...

Номер патента: 964999

Опубликовано: 07.10.1982

Авторы: Белов, Долгов, Калиниченко, Макаров, Пашовкин, Рогожин

МПК: H03M 13/23, H04L 17/30

Метки: декодер, кода, пороговый, сверточного

...идентич ные проверочным последовательностям навыходе дискретного канала.В этои случае входные цепи основного и дополнительного анализаторов 2 синдрома формируют последовательности нулей. Пороговые обнаружители 3 порогов непревышают и коррекции не происходит.Если произошли ошибки в кодовой последовательности с кратностью меньшейкорректирующей способности кода, то 30в проверочных последовательностях об"разуются единицы, которые поступают ванализаторы 2 синдрома таким образом,что сначала поступают в основной анализатор 2-1 синдрома и лишь спустя 35время, равное длительности К-информационных символов, через блоки 8-18-4- задержки проверочных последовательностей в дополнительный анализатор 2-2 синдрома. При этом с выходов 40пороговых...

Номер патента: 985959

Опубликовано: 30.12.1982

Авторы: Гжелин, Подволоцкий

МПК: H03M 13/51, H04L 17/30

Метки: декодер, итеративного, кода

...с выходов соответствующих регистров 3 модулей оценок верности приема символов. В момент равенства сигналов на входах блока 8 сравнения на его выходе возникает "единичный" сигнал, который поступает на вход соответствующего блока 9 разрешения смены знака. В случае, если на два других входа этого блока 9 разрешения смены знака в этот момент времени поступают "нулевые" сигналы с соответствующих блоков 12 и 13 проверки четности по строкам и столбцам, что означает невыполнение проверок четности в данных строке и столбце, блок 9 разрешения смены знака формирует сигнал разрешения смены знака, который поступает на соответствующий блок 10 изменения знаков ошибочно принятых символов, Блок 10 изменения знаков ошибочно принятых символов...

Номер патента: 1003370

Опубликовано: 07.03.1983

Автор: Зубков

МПК: H03M 13/51, H04L 17/30

Метки: некогерентный, приемник

...8 памяти составной аналоговый сигнал 81 считывается параллельно (параллельный выходячеек памяти первого блока 8 памятиявляется импульсно-потенциальным,т.е. сигнал на его выходе существуетнекоторое время, определяемое временем анализа входных и формированиемвыходных сигналов в первом блоке 10 10операциОнных усилителей), причемкаждый его элементарный сигнал подается на вход соответствующего операционного усилителя первого блока .:.10 операционных усилителей. В этот 15момент времени запускается, например, генератор линейно изменяющегосянапряжения в первом блоке 12 управления, выходное напряжение которогоуправляет изменением коэффициентаусиления усилителей первого блока10 операционных усилителей. При этомв первом блоке 12 управления...

Номер патента: 1003378

Опубликовано: 07.03.1983

Авторы: Бакеев, Богушевич, Корсаков, Овласюк, Сухопрудский

МПК: H04L 17/30

Метки: декодирования, телесигналов

...сиг"нал с его выхода переключает триггер15 в состояние 1Совпадение единичных сигналов происходит только навходах одного из первых элементовИ-НЕ 1 или И-НЕ 2, так как они сигнализируют о взаимоисключающих информационных признаках состоянияконтролируемых объектов, например"Включено" или "Отключено". При сра-батывании усилителя 28 считыванияпроисходит совпадение единичных сигналов на входах второго элемента И-НЕ 3 и информация с выхода первоготриггера 15 переносится на второйтриггер 17, который хранит эту записьв течение всего цикла телесигнали"зации до прихода нулевого сигнала свыхода усилителя 29 гашения, осуществляющего гашение информации. В момент, когда второй триггер 17 находится в состоянии 1, нулевой сигнала его выхода через...

Номер патента: 1005059

Опубликовано: 15.03.1983

Авторы: Евсеев, Крук, Миневич

МПК: G06F 11/08, H03M 13/51, H04L 17/30 ...

Метки: декодирующее, мажоритарное

...неверное решение. Тем самым исправляются ошибки кратноссУстройство работает следующим образом.Принятая последовательность с входа 20 через элемент ИЛИ 1 поступает на вход регистра 2 сдвига и в течение и тактов записывается в него. В процессе записи ключи 5 и 15 закрыты и сигналов не пропускают. Момент окончания записи фиксируется счетчиком 10 сдвигов, который подает разрешающий сигнал на вход ключа 5.1В течение следующих и тактов происходит мажоритарное декодирование этой последовательности: ри каждом сдвиге в регистре 2 сдвига мажоритарный элемент 4 выносит решение о значении символа, находящегося в крайней правой ячейке регистра 2 сдвига, и результат решения записывает через ключ 5 и сумматор б, ключ 8 и сумматор 13 в вычислитель...

Номер патента: 1005151

Опубликовано: 15.03.1983

Авторы: Грешневиков, Ключко, Кузнецов, Малофей, Николаев

МПК: G08C 25/00, H03M 13/51, H04L 1/08 ...

Метки: адаптивного, декодирования, дублированных, мажоритарного, сигналов, телемеханических

...также "1", то состояние счетчика 2 изменяется - цервый разряд устанавливается в пО", а второй разрядв "1". Действующий вслед .за этим СИ 1 считывает состояние счетчика 2 и при этом в первый разряд регистра 6 записывается "0",а в первый разряд регистра 6, - "1",Далее СИ 2 сбрасывает счетчик 2 в"0", а СИ 3 сдвигает, инФормацию в 5 регистрах на один разряд и устанавливает счетчик 2 в состояние, соответствующее второму элементу первого повторения, Далее на вход 10 поступает второй элемент второго повторения, где сравнивается с одноименным элементом первого повторения,аналогично изложенному. Результатсравнения поступает на вход счетчика 2 и переводит счетчик 2 в соответствующее состояние, которое считывается СИ 1 и записывается в регистры 61...

Номер патента: 1005322

Опубликовано: 15.03.1983

Авторы: Антонов, Бритвин, Колесник, Кудряшов, Парр, Сопов

МПК: H03M 13/23, H04L 17/30

Метки: декодирования, кода, сверточного

...подсоединены черезвторой элемент ИЛИ 11 к выходам бло5 . 10053ков сравнения 3-1 - 3-2 обоих каналов обработки, подключены к компаратору 12, выход которого является выходом устройства,а также кодеры 13-113-2, подключенные к входам блокавычисления метрик ветвей 1, счетчикиадресов считывания 14 и адресов записи 15, подключенные к адресным входам блоков памяти метрик 8 и памятипутей 9 1 ОУстройство работает следующим образом,На входы блока вычисления метрикветвей 1, являющимися входами устройства, поступают с кввнтователя триадами девять или шесть символов, соответственно для скоростей кода 1/3и 1/2, На вторые входы блока поступают двоичные триады с кодеров 13-113-2, представляющие собой значенияветвей решетчатых диаграмм, задаваемые...

Номер патента: 1012450

Опубликовано: 15.04.1983

Автор: Бесперстов

МПК: H03M 13/51, H04L 17/30

Метки: двоичного, декодер, кода

...вероятного вектора ошибок,Определяется вектор ошибок по наиболее надежным символам, т.е. среди символов выбирают наиболее надежные, составляющие так называемый информационный набор, По информационному набору можно однозначно определить кодовую комбинацию, а следовательно, и вектор ошибок, так как он равен разности между приняоой и-разрядной комбинацией и кодовой комбинацией, определенной по М наиболее надежным символам.Это соответствует решению системы уравнений Н.Е=В, где Н - проверочная матрица кода; В - синдром принятой комбинации, т.е, результат де 1 ления этой комбинации на обраэуюц 1 ий многочлен кода, Е - неизвестный вектор ошибок. Здесь Н и В известны и надо найти Е. Эта система уравнений имеет и неизвестных и и- уравнений....

Номер патента: 1040614

Опубликовано: 07.09.1983

Автор: Медведев

МПК: H03M 13/27, H04L 17/30

Метки: декодирования, зеркальных, кодов

...После прихода очередного символа находящаясяв регистре 1 сдвига последовательность сдвигается на один разряд.На каждом такте содержимое регистра1 сдвига проверяется с помощью элементов 2 равнозначности на тождественность симметрично расположенныхэлементов. Сигналы о результатахэтих проверок через блоки 3 задержки и элемент ИЛИ 4 подаются насчетчик 5. Блоки 3 задержки имеютразное время задержки сигнала и вклю.чены для обеспечения неодновременного прихода сигналов с элементов 2раннозначности.на вход счетчика 5.Счетчик 5 подсчитывает число совпадений симметрично расположенныхэлементов последовательности из регистра 1 сдвига, При заполнениисчетчика 5 на его выходе появитсясигнал, поданаемый на одни входывспомогательных элементов 9...

Номер патента: 1046958

Опубликовано: 07.10.1983

Авторы: Ключко, Кузин, Кузнецов, Николаев, Попков

МПК: H03M 13/23, H03M 13/51, H04L 17/30 ...

Метки: декодер, кода, пороговый, сверточного

...2-й степени, что определяетЯ.(и 4 1)-1 разрядов регистра 1сдвига, где В.- максимальная степеньчленов образующего многочлена.Кодирующее устройство позволяет одно.20временно сформировать синдром для чегных и нечетных символов принимаемойпоследовательности до ее разделения наинформационную и проверочную части.Насумматоре Зпомодулю 2 происходит 25сложение синдрома четных символов с, нечетными символами последовательности и, наоборот, - синдрома нечетныхсимволов с четными символами. В ре,зультате формируются сигналы неравно- . ЗОзначности, которые записываются в регистр 4 неравноэначности и одновременнопоступают на декоммутируюший блок 7.Пороговый блок 5 на основании сигна, лов неравнозначности и установленногопорога корректирует...

Номер патента: 1073789

Опубликовано: 15.02.1984

Авторы: Ключко, Малофей, Щербина

МПК: G08C 19/16, H03M 13/51, H04L 17/30 ...

Метки: адаптивного, декодирования, дублированных, мажоритарного, приема, сигналов

...3 сообщений (фиг. 3)содержит элементы И 20 и 21, элементы ИЛИ 22, ключи 23 - 26, элемент27 ИЛИ, хронизатор 28.Элементы И 20 и,21 совместно сэлементом ИЛИ 22 формируют элементыпринимаемого сообщения из цифровыхкодов, записываемых в блоке 2 памяти.Ключи 23 - 26 предназначенй длякоммутации входов б, 7 и 8 Формирователя 3, выходов элементов И 20,21и элемента ИЛИ 22 с входами элемента 27 ИЛИ.Элемент ИЛИ 27 объединяет выходыключей 23 - 26 и соединяет их с выходом 9 Формирователя 3, 35Хронизатор 28 осуществляет управление ключами 23 - 26 и работойанализатора 4 сообщений,Анализатор 4 сообщений содержитинвертор 29, блок 30 сумматоров 31 - 4031 по модулю два, элемент ИЛИНЕ 32, алемент И 33, делитель 34,регистр 35 сдвига, переключатель...

Номер патента: 1078654

Опубликовано: 07.03.1984

Авторы: Королев, Купеев

МПК: H03M 13/23, H04L 17/30

Метки: декодер, кода, пороговый, сверточного

...частотой с выхода блока 8Формирования тактовых частот, а блокировка - выходным импульсом Ь -триггера 12,. Пороговый счетчик 10 предназначендля блокировки выходов ПЭ 4 при возникновении в канале связи ошибок,превышающих корректирующую способ-ность сверточного кода, Пороговыйсчетчик состоит иэ собственно счетчика и дешифратора, Порог выбирается равным П); д -минимальноекодовое расстояние свертачного кода.При превышении порога с выхода дешифратора на вход 3 -триггера 12 поступает импульс, переводящий Р -триггер в положение, когда с его инверсного выхода снимается логическийнольТриггер остается в таком положении до поступления на Й-.вход импульса с выхода дешифратора Формирователя 11 временного интервала, Коэффициент счета...