Устройство для адаптивного мажоритарного декодирования телемеханических дублированных сигналов

(22) Заявлено 11. 01, 80 (21) 2867925/18- 09 (5 3 ) М. Кл,Н 04 1. 1/10Н 03 К 13/32 с присоединением заявки РЙ Ьеударствеииый комитет(23) Приоритет ао делам изобретеиий и открытии(54.) УСТРОЙСТВО ДЛЯ АДАПТИВНОГО МАЖОРИТАРНОГО ДЕКОДИРОВАНИЯ ТЕЛЕМЕХАНИЧЕСКИХ ДУБЛИРОВАННЫХ СИГНАЛОВ1Изобретение относится к телемеханике и вычислительной технике и может быть использовано в адаптивных системах передачи дискретной информации по каналам связи низкого качества для коррекции ошибок при многократном дублировании сообщений.По основному авт. св. У 884163 известно устройство для адаптивного мажоритарного декодирования телемеханических дублированных сигналов, содержащее два регистра сдвига, первый элемент И решающий блок, два элемента И, третий регистр сдвига и последовательно соединенные ключ и счетчик, выходы которого подключены к первым входам элементов И, объединенные вторые входы которых подключены к сбросовому входу ключа, к управляющему входу которого подключен выход решающего блока, при этом выходы регистров сдвига подключены ко входам решающего блока и устачовочным входам счетчика, а выходы элементов И соответственно подключены ко входам регистров сдвига и допол нительным входам решающего блока, при этом блок выполнен в виде трех каналов, каждый из ксторых состоит из последовательно соединенных переключателя, элемента И, элемента ИЛИ и ключа, причем выход ключа каждого из каналов подключен ко входам дополнительного элемента ИЛИ, при этом во второй канал введен дополнительный элемент И, включенный между выходом элемента И и вторым входом элемента ИЛИ, а второй вход дополнительного элемента И объединен с пер" вым входом элемента И первого канала и вторым входом элемента И третьего канала, второй вход элемента И перро вого канала объединен с первым входомэлемента И второго канала и через четвертый ключ подключен к четвертому входу дополнительного элемента ИЛИ, к пятому входу которого через пятый3 ,95173 ключ подключен второй вход элемента ИЛИ второго канала, выход которого подключен к второму входу элемента ИЛИ третьего канала, первый вход которого подключен к второму входу элемента ИЛИ первого канала, третий вход которого подключен к второму входу элемента И второго кана.ла и через шестой ключ к шестому входу дополнительного элемента ИЛИ,11. 1 рОднако известное устройство обладает ограниченностью функциональньх возможностей, проявляющейся в том, что оно не может осуществлять цикловое фазирование принимаемой инфор" мации. Это снинает помехоустойчивость, так как приводит к потере информации или к приему искаженных сообщений.Целью изобретения является повышение помехоустойчивости.Для достижения этой цели в устройство для адаптивного маноритарно-. го декодирования телемеханических дублированных сигналов, содержащее два регистра сдвига, первый элемент И и решающий блок, два элемента И, третий регистр сдвига и последоватет льно соединенные ключ и источник, выходы которого подключены к первым входам элементов И, объединенные вторые входы .которых подключены к сбросовому входу клюца, к управляющему входу которого подключен выход решающего блока, при этом выходы регистров сдвига подключены ко входам 55 решающего блока и установочным входам счетчика, а выходы элементов И соответственно подключены ко входам реги" стров сдвига и дополнительным входам решающего блока, при этом решающий блок выполнен в виде трех каналов, каждый из которых состоит из последовательно соединенных переключателя, элемента И, элемента ИЛИ и ключа, причем выход ключа каждого из каналов 45 подключен ко входам дополнительного элемента ИЛИ, при этом во второй ка- нал введен дополнительный элемент И, включенный между выходом элемента и вторым входом элемента ИЛИ, а вто рой вход дополнительного элемента Исобъединен с первым входом элемента И первого канала и вторым входом элемента И третьего канала, второй вход элемента И первого канала объе динен с первым входом элемента И вто-. рого канала и через четвертый ключ подключен к четвертому входу допол 2 фнительного элемента ИЛИ, к пятому входу которого через пятый ключ под- ключен второй вход элемента ИЛИ втор рого канала, выход которого подключен к второму входу элемента ИЛИ третьего канала, первый вход которого подключен к второму входу элемента ИЛИ первого канала, третий вход которого подключен к второму входу элемента И второго канала и черед шестой ключ к шестому входу дополнительного элемента ИЛИ, введены последовательно соединенные анализатор фазирующего сигнала и селектор, выход которого подсоединен к первому дополнительному входу решающего блока, второй дополнительный вход которого является вторым выходом анализатора фазирующего сигнала, вход которого подклюцен к дополнительному выходу решающего блока.На чертеже приведена структурная электрическая схема предложенного устройства,Устройство содержит ключ 1, счетчик 2, накопитель 3, решающий блоканализатор 5 фаэирующего сигнала и селектор б. Устройство работает следующим образом.Ключ 1 открывается, когда устанавливается факт начала поступления информации (например, по выделению несущей частоты и др.), Этот момент в общем случае может не совпадать с началом приема первого элемента принимаемого подблока. Допустим устройство начало работать с момента приема (+1)-го элемента. Тогда через и тактов в первый регистр накопителя 3 через сцетчик 2 сначала записывается (и-) конечных элементов первого подблока и затемначальных элементов второго подблока. При приеме последующих элементов счетчик 2 подсчитывает число единиц Ч (1= =1, 2,и) в одноименных элементах, сдвинутых натактов последовательностях и соответствующие цифровые коды записывает в накопитель 3, На каждом п(3-1)+ такте (где3, 5,к) начинается попытка выделения сигнала циклового фазирования. Так, например, для= 1 на 2 п+1 такте цифровые коды, прмимо записи в накопитель 3, поступают в решающий блок 1, который работает следующим образом:5 95а) если выполняются неравенства 0,5 У,)(1,5 Ь или Чр 2,53 (1) то в 1-ом разряде фазирующего сигнала формируется "1";б) при невыполнении неравенств (1) формируется "0".формируемая последовательность поступает в анализатор 5 фазирующего сигнала. Если ошибки отсутствуют, то анализатор 5 идентифицирует сформированную в блоке 4 последовательность, как фазирующую, однако сдвинутую на 1-тактов. На такое же число тактов сдвинуты цифровые коды, а следовательно, и сообщение в накопителе 3. Последовательно, прежде чем начать выделение сообщения, необходимо цифровые коды в накопителе 3 циклически сдвинуть на (и) тактов, цтобы однозначно зафиксировать начало сообщения, Для этого при выделении фазирующего сигнала анализатор 5 формирует управляющий сигнал, который поступает через решающий блок 4 на ключ 1, закрывая его. Информация на вход счетчика 2 прекращает поступать и цифровые коды с выхода накопитеяя через сцетчик 2 перезаписываются на вход накопителя 3 беэ изменения. Одновременнои синхронно с циклической перезаписью цифровых кодов селектор 6 отслеживает фазовое положение сигнала. циклового фазирования. Этот процесс продолжается до момента, когда селектор 6 зафиксирует заданную (начальную) фазу. Тогда сигнал с выхода селек. тора 6 поступает в решающий блок 4, который начинает работать по прави лу:а) если выполняется неравенствоЧ1 1,5( (2) то в 1-ом разряде сообщения формируется "1";б) при невыполнении неравенства (2) формируется "0".В рассматриваемом случае (=1) сформированное сообщение выводится на выход устройства. Если в принятых подблоках имеют место ошибки (при =1), то фазирующий сигнал не будет выделен и устройство продолжает прием последующих подблоков. На 8 п+1 такте (=3) осуществляется вторая попытка выделения фазирующего сигнала с исправлением части ошибок. При этом сформированная из цифровых кодов по правилу (1). 1732 последовательность поступает в анализатор 5. Если все ошибки. былиисправлены правильно, что анализатор 5 идентифицирует сформированную 5 в блоке 4 последовательность, какфазирующую. При этом через блок 4 подается управляющий сигнал на ключ1, который закрывается. Осуществляется циклический сдвиг цифровых кодов 1 О в накопителе 3 и поиск начальнойфазы фазирующего сигнала аналогично рассмотренному ранее. В моментвыделения начальной фазы селектор6 формирует управляющий сигнал, ко торый изменяет режим работы решающего блока 4. Сообщение формируетсяпо правилу (2) из цифровых кодов,поступающих из накопителя 4, и выдается на выход устройства.20Если в принятых подблоках (Р=3)имеют место неисправляемые ошибки,то фазирующий сигнал не будет выделен и продолжается прием последующихподблоков.На 14 п+1 также =5) осуществляется третья попытка выделения фазирующего сигнала с исправлением ошибокбольшей кратности. При этом сформированная по правилу (1) последовательность поступает в анализатор 5.Если все ошибки были исправленыправильно, то анализатор 5 идентифицирует сформированную последовательность как Фазирующую. При этом закрывается ключ 1, осуществляетсяциклический сдвиг цифровых кодов внакопителе 3 и поиск начальной фаэыфазирующего сигнала. При выделенииначальной фазы селектор 6 изменяетрежим работы решающего блока 4, исообщение, сформированное (для 3 =5), по правилу (2), поступает на выходустройства.Таким образом, предложенное уст ройство обладает более высокой технико-экономической эффективностью,цем известное. Известное устройствопозволяет подвергать мажоритарной обработке кодовые слова, нащ чало которых известно. Предлагаемоеустройство дополнительно подвергаетмажоритарной обработке кодовые слова,прием которых может быть начат в произвольный момент времени и, следовательно, начало кодовых слов неизвестно. Это расширяет функциональные возможности устройства и повышает помехоустойчивость, так как устройствостановится малочувствительным к сшиб"кам, нарушающим фазирование по циклам. Если в известном устройстве нижняя граница вероятности сбоя фазирования Р определяется вероятностью искажения одного элемента Р , то в предлагаемом устройстве, вероятность сбоя фазирования оценивается выражением"-г,3, 17если Р 1 О ,=20, то= 1 Оформула изобретения 1732 8ческих дублированных сигналов поавт. св. У 884163, о т л и ч а -ю щ е е с я тем, что, с целью повышения помехоустойчивости, введены З последовательно соединенные анализатор фазирующего сигнала и селектор,выход которого подсоединен.к первому дополнительному входу решающегоблока, второй дополнительный вход 1 О которого является вторым выходоманализатора фазирующего сигнала,вход которого подключен к дополнительному выходу решающего блока. 5 Источники информации, принятые во внимание при экспертизеУстройство для адаптивного мажоритарного декодирования телемехани 1. Авторское свидетельство СССРИ 884163, кл Н 04 1. 1/10, 1980.