Преобразователь четырехпозиционного временного кода в двоичный код

(5)5 Н 03 М 7 ОПИСА ЕТЕЛЬ ТВ К АВТОРСКОМ 2райства обеспечивает преобразование раэнополярного 4-х позиционного сигнала с длительностью импульсов Т 2/2 и Т 2 со строгим чередованием полярностей импульсов по их длительности в исходный двоичный сигнал, что достигается в результате декодирования принимаемых символов по уровню, длительности и временному положению импульсов внутри тактового интервала Т 2.Преобразование 4-х паэиционнага времейного кода в двоичный кад обеспечивается с помощью генератора 3 импульсов, селектора 8 и умнокителя 11 тактовой частоты, элементов И 15, 16, 17, 22, ИЛИ 5, 9, 18, 19, 21, НЕ 10, 12 элементов задержки 13, 14, 20, двоичного советчика 4, детекторов 1, 2 импульсов, элемента запрета 7 и преобразова- Б теля 6. 2 ил. ибернети анар050,кл, Н 0СССР988,ЫРЕХПОЗИ ОДА В ДВО радиотехнике мажет испальчи дискретной значения. УстГОСУДАРСТВЕННОЕ ПЛТЕНТНОВЕДОМСТВО СССРГОСПАТЕНТ СССР)(71) Институт техническойАН БССР(56) Патент Франции г 4. 212413/00; опублик. 1971,Авторское свидетельствоМ, кл. Н 03 У 7/00,154) ПРЕОБРАЗОВАТЕЛЬ ЧЕЦИОННОГО ВРЕМЕННОГОИЧНЫЙ КОД(57) Изобретение относится ки вычислительной технике изоваться в системах передаинформации различного на ЗОБРЕТЕНИ 1797162 А 1Изобретение относится к радиотехникеи вычислительной технике и может использоваться в системах передачи дискретнойинформации различного назначения.Известно устройство для преобразования троичного кода в двоичный, содержащее детекторы импульсов,преобразователи уровня, элементы И, элементы И, элементы ИЛИ и элементы НЕ,которое обеспечивает преобразование троичного кода (+1; 0; - 1) в двоичный код(1; 0)по заданному алгоритму(2 Т -+2 В) с восстановлением номинальной скорости передачисимволов исходной двоичной последовательности.Недостатком известного техническогорешения является то, что оно не обеспечивает возможности декодирования многопозиционных временных кодов сдетерминированным сдвигом импульсоввнутри тактового интервала Т, что не позволяет использовать его, например, при декодировании многопозиционных сигналов.Наиболее близким к заявляемому является преобразователь четырехпозиционного временного кода в двоичный код,. содержащий первый и второй детекторы импульсов, генератор импульсов, двоичныйсчетчик. первый-пятый элементы ИЛИ, преобразователь уровня, элемент запрета, выделитель тактовой частоты, первый-третийэлементы НЕ, умножитель частоты, первыйтретий элементы задержки и первый-четвертый элементы И, который обспечиваетдекодирование разнополярных четырехпозиционных сигналов с одинаковой длительностью импульсов (Т 2/2) в тактовоминтервале Т 2=2 Т 1, где Т -длительность тактового интервала исходной двоичной последовательности,Существенным недостатком известногоустройства является то, что оно не обеспечивает возможности декодирования разнополярных четырехпозиционных сигналов сразличной длительсностью импульсов (Т 2/2и Т 2) с раздельным чередованием полярностей импульсов по их длительности.Цель изобретения - расширение области применения преобразователя путемобеспечения приема сигналов с различнойдлительностью импульсов в результате изменения алгоритма декодирования,На фиг. 1 представлена структурнаясхема предлагаемого устройства; на фиг. 2- веременные диаграммы.Предлагаемый преобразователь содержит (фиг. 1) детекторы 1 и 2 импульсов, генератор 3 импульсов, двоичный счетчик 4,первый элемент 5 ИЛИ, преобразователь 6уровня, элемент 7 запрета, селектор 8 тактовой частоты, второй элемент 9 ИЛИ, второй элемент 10 НЕ, умножитель 11 частоты,первый элемент 12 НЕ, третий и первыйэлементы 13, 14 задержки, третий, первый и5 второй элементы 15, 16, 17 И, пятый и третийэлементы 18 и 19 ИЛИ, второй элемент 20задержки, четвертые элементы 21 и 22 ИЛИи И.Преобразователь четырехпозиционно 10 го временного кода в двоичный код работает следующим образом.После включения электропитания преобразователя сигнал начального сброса, выработанный внешним устройством,15 устанавливает двоичный счетчик 4 в исходное состояние путем подачи единичного потенциала на его установочный вход, Приэтом с выхода генератора импульсов 3 черезпоследовательно соединенные открытый20 элемент запрета 7 и элемент ИЛИ 5 на входвыделителя тактовой частоты (ВТЧ) 8 поступает последовательность тактовых импульсов с длительностью Т 2/2, следующих сноминальной тактовой частотой Е 2=1/Т 225 (фиг. 2, д), которая обеспечивает запуск исинхронизацию ВТЧ,С выхода генератора 3 последовательность тактовых импульсов поступает одновременно на вход двоичного счетчика 4,30 который после окончания установленногосчета импульсов переполняется и единичным потенциалом со своего выхода, поступающим на инверсный вход элементазапрета 7, закрывает последний, что пред 35 отвращает прохождение через него импульсов с выхода генератора и обеспечиваетработу ВТЧ в автономном режиме.Перед началом приема информационного массива на вход устройства поступает40 синхросигнал тактовой частоты с длительностью импульсов Т 2/2 (меандр), передниефронты импульсов в котором совпадают сначалом тактового интервала Т 2, что обеспечивает работу ВТЧ в режиме синхронизации45 входной последовательностью импульсов,поступающей на вход устройства.При этом равнополярный четырехпозиционный сигнал с длительностью импульсовТ 2/2 и Т 2, следующих с номинальной такто 50 вой частотой Р 2, сформированный по заданному алгоритму (2 В 1 Т) и передние фронтыимпульсов в котором совпадают с началомили с серединой тактового интервала Т 2(фиг. 2, а) поступает на входы детекторов55 импульсов 1 и 2, с помощью которых разделяется соответственно на последовательности положительных (фиг. 2, б) иОтрицательных(фиг. 2, в) импульсов, а такжепоступает через элемент ИЛИ 5 на вход селектора тактовой частоты 8 и обеспечивает1797162 5 10 входу элемента И 15, а через последовательно соединенные элементы НЕ 12 и элемент его работу в режиме синхронизации входной последовательностью импульсов.Затем последовательность положительных импульсов с выхода детектора 1 (фиг, 2 б) поступает к первому входу элемента ИЛИ 9, а последовательность отрицательных импульсов с выхода детектора 2 подается ко входу преобразователя уровня 6, обеспечивающего преобразование отрицательных импульсов (фиг, 2, в) в положительные (фиг. 2, в 1) с выхода которого последние поступают ко второму входу элемента ИЛИ 9, на выходе которого формируется однополярный сигнал (фиг, 2, г), который поступает через элемент НЕ 12 (фиг, 2, г 1) к первому задержки 14. на величину Т 2/2 (фиг. 2, г 2) - к первому входу элемента И 16,Сигнал с выхода элемента ИЛИ 9 (фиг, 2, г) ко второму и первому входам элементов И 15 и 17 поступает соответственно через элемент задеркки 13 на величину Т 2/2 (фиг.2, гэ), а ко вторым входам элементом И 16 и 17 непосредственно, причем на третьи входы элементов И 15 - 17 поступает последовательность тактовых импульсов с выхода выделителя тактовой частоты 8 (фиг. 2, д 1), через элемент КЕ 10(фиг, 2, д 1), в результате чего на выходе элементов И 15 - 17 формируются во второй половине тактового интервала Т 2 импульсы с длительностью Т 2/2 (фиг. 2, ж 1 - жз),С выхода элементов И 15 и 16 сигналы (фиг, 2, ж 1, ж 2) поступаот соответственно к первым входам элементов ИЛИ 18 и 19, на вторые входы которых сигнал подается с выхода элемента И 17 (фиг. 2, кэ), в результате чего на выходе элементов ИЛИ 18 и 19 формируются соответственно во второй половине тактового интервала Т 2 импульсы с длительностью Т 2/2 (фиг, 2 з, и).Сигнал с выхода элемента ИЛИ 18(фиг, 2, з) поступает к первому входу элемента ИЛИ 21, на второй вход которого сигнал с выхода элемента ИГ И 19 (фиг. 2, и) подается Формула изобретения Преобразователь четырехпозиционного временного кода в двоичный код, содержащий первый и второй детекторы уровня, входы которых обьединены с первым входом первого элемента ИЛИ и являются первым входом преобразователя, выход первого детектора уровня соединен с первым входом второго элемента ИЛИ, выход 20 25 30 35 40 45 через элемент задержки 20 на величинуТ 2/2.(фиг. 2, и 1), причем сигнал с выходаэлемента ИЛИ 21 (фиг. 2, к) поступает кпервому входу элемента И 22, на второйвход которого с выхода умножителя 11 частоты "1 х 2" (фиг, 2, е), вход которого подключен к выходу селектора 8(фиг. 2, д 1) подаетсяпоследовательность тактовых импульсов сдлительностью Т/2, в результате чего навыходе элемента И 22 восстанавливаетсяисходная двоичная последовательность сдлительностью импульсов Т 1/2 в тактовом интервале Т 1, следующих с номинальной тактовой частотой -1=1/Т 1 (фиг, 2, л).Практическая реализация заявляемогоустройства выполнена, в основном, на элементах логики (И, ИЛИ, НЕ), генераторе им-пульсов 3, двоичном счетчике 4, селекторетактовой частоты 8.В качестве детекторов импульсов 1 и 2могут быть использованы диоды, включенные соответственно в прямом и обратномнаправлениях,Преобразователь уровня 6 может бытьреализован на операционном усилителе собратной связью с использованием инвертирующего входа,Элемент запрета 7 представляет собойдвухвходовый элемент И с инвертирующимОДНИМ ВХОДОМ.Элемент задержки (13, 14, 20) можетбыть реализован на одновибраторе с регулируембй времязадающей цепочкой ВС спеременным резистором Я, включенной вцепи его запуска,Таким образом, предложенное устройство для преобразования четырехпоэиционного временного кода в двоичный кодобеспечивает декодирование разнополярных четырехпозиционных сигналов с длительностью импульсов Т 2/2 и Т 2 со строгимчередованием полярностей импульсов по ихдлительности, что расшиояет его областьприменения, путем изменения алгоритмадекодирования и соответствует достижению поставленной цели,второго детектора уровня через преобразователь уровня соединен с вторым входом второго элемента ИЛИ, выход которого соединен с входом первого элемента НЕ, выход которого через первый элемент задержки соединен с первым входом первого элемента И, Выход которого соединен с первым входом третьего элемента ИЛИ, выход третьего элемента ИЛИ через второй эле. Кузнецова аз 656 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открыт113035, Москва, Ж, Раушская наб., 4/5 ГКНТ СССР оизводственно-издательский комбинат "Патент", г, Ужгород, ул, Гагарина мент задержки соединен с первым входом четвертого элемента ИЛИ, генератор импульсов, выход которого соединен с первыми входами элемента запрета и счетчика, второй вход которого является вторым входом преобразователя, выход счетчика соединен с вторым входом элемента запрета, выход которого соединен с вторым входом первого элемента ИЛИ, выход которого через селектор тактовой частоты соединен с входами второго элемента НЕ и умножителя частоты, второй, третий и четвертый элементы И, пятый элемент ИЛИ, выход которого соединен с вторым входом четвертого элемента ИЛИ и третий элемент задержки, о т л и ч а ю щ и й с я тем, что, с целью расширения области применения преобразователя, в нем вход третьего элемента задержки,первый вход второго элемента И и второй вход первого элемента И подключены к выходу второго элемента ИЛИ, выход третьего элемента задержки подключен к второму входу второго элемента И и первому входу третьего элемента И, второй вход которого подключен к выходу первого элемента НЕ, выход второго элемента НЕ соединен с третьими входами первого, второго и третьего элементов И, выход третьего элемента И соединен с первым входом пятого элемента ИЛИ, выход второго элемента И соединен с вторыми входами третьего и пятого элементов ИЛИ, выход четвертого элемента ИЛИ и выход умножителя частоты соединены соответственно с первым и вторым входами четвертого элемента И, выход которого является выходом преобразователя.