Дешифратор для телеуправляемой модели

СОЮЗ СОВЕТСКИХсОциАлистическихРЕСПУБЛИК 767699 А 7/00 Н ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОбРЕТЕНИЯМ И ОТКРЫТИ ЕЮ 29 В РИ ГКНТ СССРОПИСАНИЕ ИЗОБРЕТЕН мых моделях и устройствах различ значения. Изобретение обеспечива бирование импульсов помех, возни на входе дешифратора, за счет чего ется его помехозащищенность. Д тор содержит разделительный эл нагрузочный элемент 2, инверторы и 14, накопительный элемент 4, рег 6, 9, 10, 11 и 12 сдвига, преобразов и 16 кода. 1 ил. ВТОРСКОМУ СВИДЕТЕЛЬСТВ(56) 1, Авторское свидетельство СССР М 1377134, кл. А 63 Н 30/04, 1985,2. Авторское свидетельство СССР М 1672572, кл. Н 03 М 7/00, 1988.(54) ДЕШИФРАТОР ДЛЯ ТЕЛЕУПРАВЛЯЕМОЙ МОДЕЛИ(57) Изобретение относится к автоматике и может быть использовано в телеуправляеного ндет строка ющих повыша- ешифраемент 1, 3,7,8, 13 истры 5, этели 1545 50 55 Изобретение относится к автоматике иможет быть использовано в телеуправляемых моделях различного, назначения.Известен дешифратор "Дискретная аппаратура телеуправления", содержащийформирователь импульса сброса, счетчикимпульсов, регистр сдвига, дешифратор,расширители импульсов и преобразователисигнала импульсного вида в напряжениевысокого уровня 1, Недостатком данногодешифратора является плохая помехозащищенность из-за действия на его вход им.Яльсов помех, вызывающих на выходедешифратора ложную команду.Наиболее близким к описываемому дешифратору является пятикомандный дешифратор для телеуправляемой модели,содержащий инверторы, накопительныеэлементы," резистйвные элементы, выпрямительные элементы, сдвиговые регистры2. Дайный дешифратор имеет следующиенедостатки, Во-первых, переход работы дешифратора из дежурного режима в рабочийрежим должен осуществляться только лишьс команды "стоп", но ни с другой команды.Во-вторых, если к первой группе команды"вперед" пристроится один импульс помехи, то дешифратор выполнит команду"стоп", В этом случае для того, чтобы дешифратор выполнил намеченную команду "вперед", необходимо перевести дешифратор вдежурный режим, а после этого на вход дешифратора должны поступить импульсы команды "стоп" и после этого условиядешифратор будет готов выполнить команду "вперед". Однако, если послекоманды"стоп" к первой группе команды "вперед" непристроится один импульс помехи, то дешифратор выполнит намеченную команду.Целью изобретения является повышение помехозащищенности дешифратора за, счет стробирования импульсов помех.На чертеже представлена функциональная схема дешифратора.Дешифратор содержит разделительныйэлемент 1, нагрузочный элемент 2, первыйинвертор 3, накопительный элемент 4, первый и второй регистры 5 и 6 сдвига, второйи третий инверторы 7 и 8, третий - шестойрегистры 9 - 12 сдвига, четвертый и пятыйинверторы 13 и 14 и первый и второй преобразователи 15 и 16 кодов, На чертеже позицией 17 обозначен вход дешифратора,позициями 18 и 19 обозначены соответственно выходы дешифратора и вход логической "1",В примере конкретного выполнения дешифратора, представленном на чертеже,функции разделительного элемента 1, нагрузочного элемента 2 и накопительного 5 10 15 20 25 30 35 40 элемента 4 выполняют соответственно диод, резистор и конденсатор,Дешифратор работает следующим образом.В дежурном режиме на вход 17 дешифратора поступают стробирующие импульсы помех, которые, пройдя инверторы 7 и 8, поступают на счетные входы регистров 5 и 6, Так как длительность стробирующих импульсов помех во много раз меньше командных, а частота повторения в несколько раз выше командных, то на установочных входах регистров 5 и 6 присутствует уровень логического "0". Поэтому регистры 5 и 6 сдвига просчитывают каждый стробирующий импульс помехи уровня "1" и результат счета в виде высокого уровня появляется вначале на выходе первого разряда регистра 5 сдвига, затем на выходе второго разряда того же регистра и т.д, в сторону возрастания выходов регистра 5 сдвига вплоть до восьмого разряда регистра 6 сдвига, Появившиеся поочередные уровни "1" на выходах регистров 5 и 6 сдвига не вызывают появление высокого. уровня ни на одном из выходов преобразователей 15 и 16 кодов, потому что выходы регистров 9-12 сдвига являются выходами четвертых разрядов, Запись поочередной информации в регистры 9-12 сдвига происходит в первые разряды. Кроме того, вначале запись информации осуществляется в регистр 9 сдвига, затем следующим уровнем "1" одновременно происходит сброс регистра 9 сдвига и запись информации в регистр 10 сдвига, следующим уровнем "1" происходит одновременно запись в регистр 11 сдвига. Затем следующим уровнем "1" происходит одновременно запись информации в регистр 12 сдвига и сброс предыдущего регистра 11 сдвига и, наконец, сброс регистра 12 сдвига. В рабочем режиме на вход 17 дешифратора поступают группы импульсов команд, разделенные паузой, Эти импульсы, пройдя инверторы 7 и 8, поступают на счетные входы регистров 5 и 6 сдвига и на определитель паузы, выполненный на нагрузочном элементе 2, разделительном элементе 1, накопительном элементе 4, инверторах 3 и 13. Определитель паузы вырабатывает импульс уровня "1" в паузе между группами импульсов команд. Это значит, что вначале регистры 5 и 6 сдвига просчитывают количество импульсов в пачке, а затем импульсом сброса, воздействующим на установочные входы регистров 5 и 6 сдвига, устанавливают их в нулевое состояние. Затем происходит счет импульсов команды следующей группы. Результат счета количества импульсов в груп1767699 Составитель Б.Ходов Техред М.Моргентал Редактор Корректор В,Петраш Заказ 3559 Тираж Подписное. ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., 4/5 Производственно-издательский комбинат "Патент", г, Ужгород, ул, Гагарина, 101 пах(после четвертой группы) появляется на одном из выходов 18 дешифратора.Формула изобретения Дешифратор для телеуправляемой модели, содержащий разделительный элемент, нагрузочный элемент, первый вывод которого соединен со входом первого инвертора и с первым выводом накопительного элемента, второй вывод которого соединен с установочными входами первого и второго регистров сдвига, последовательно соединенные второй и третий инверторы, выход третьего инвертора соединен со счетным входами первого и второго регистров сдвига, выход четвертого разряда первого регистра сдвига соединен с информационным входом второго регистра сдвига, информационные входы первого, третьего, четвертого, пятого и шестого регистров сдвига подключены к входу логической единицы дешифратора, вход второго инвертора является информационным входом дешифратора, о тл и ч а ю щ и й с я тем, что, с целью повышения помехозащищенности дешифратора за счет стробирования импульсов помех, в дешифратор введены четвертый и пятый инверторы и преобразователи кодов, второй вывод нагрузочного элемента объединен с первым выводом разделительного элемента и подключен к выходу третьего инвертора, второй вывод разделительного элемента подключен к входу первого инвертора, выход которого соединен с входом четвертого инвертора,выход которого соединен с установочными входами первого и второго регистров сдвига, выход второго разряда первого и второго регистров сдвига, выход второго разряда 5 первого регистра сдвига соединен со счетным входом третьего регистра сдвига, выход которого соединен с первыми входами первого и второго преобразователей кодов, выход третьего разряда первого регистра 10 сдвига соединен с установочным входомтретьего регистра сдвига и со счетным входом четвертого регистра сдвига, выход которого соединен с вторыми входами первого и второго преобразователей кодов, 15 установочный вход четвертого регистрасдвига объединен со счетным входом пятого регистра сдвига и подключен к выходу четвертого разряда первого регистра сдвига, выход пятого регистра сдвига соединен с 20 третьими входами первого и второго преобразователей кодов, выход пятого разряда второго регистра сдвига соединен с установочным входом пятого регистра сдвига и со .счетным входом шестого регистра сдвига, 25 выход которого соединен непосредственнос четвертым входом первого преобразователя кодов и через пятый инвертор - с четвертым входом второго преобразователя кодов, выход шестого рязряда второго реги стра сдвига соединен с установочным входом шестого регистра сдвига, выходы первого и второго преобразователей кодов являются выходами дешифратора.