Устройство формирования блочного троичного кода типа 6в4т

(19) ИЗ (51) 5 Н ОПИСАНИЕ ИЗОБРЕТЕНИЯК ПАТЕНТУ Кбмитет Российской Федерации по ддатеддтам н товарным знакам(71) Научно-исследовательский институт измерительной техники(73) Научно-исследовательский институт измерительной техники(54) УСТРОЙСТВО ФОРМИРОВАНИЯ БЛОЧНОГО ТРОИЧНОГО КОДА ТИПА 6 В 4 Т(57) Изобретение относится к электрбсвязи и может использоваться в цифровых системах передачис сигналами блочного троичного кода типа 6 В 4 Т.Устройство позволяет повысить помехоустойчивость передачи данных путем лучшей сбалансированности троичного кода (ТК) при использованиидвух кодовых таблиц. В устройстве, содержащемпоследовательно соединенные преобразователь (П)1 последовательного двоичного сигнала в сигналпараллельного двоичного кода (ДК), П 2 параллельного ДК в параллельный ТК, ПЗ параллельного ТК впоследовательный ТК и формирователь 4 выходного троичного сигнала (ТС), а также блок 5 балансировки ТС, который содержит реверсивный счетчик (РС) 6, элементы И 7, 11 и 12, элементы ИПИ с инверсией 8 и 9 и триггер 10, при этом информационные входы РС 6 подключены к выходам ПЗ параллельного ТК в последовательный ТК, а выходы РС 6 через элемент И и элемент ИЛИ с инверсией подключены к первому и второму входам триггера 10, прямой и инвертированный выходы которого подключены к первым входам элементов И 11 и 12 соответственно, выходы которых подключены к двум дополнительным информационным входам П 2, параллельного ДК в параллельный ТК, выполненный на постоянном запоминающем устройстве, при этом входы элементов И 11 и 12 подключены к первому тактовому входу ПЗ параллельного ТК в последовательный ТК, кроме того, выходы первого элемента И 7 и первого элемента ИЛИ с инверсией 8 подключены соответственно на первый и второй входы второго элемента ИЛИ с инверсией 9, выход которого подключен на вход предварительной записи РС 6. 2 ил, 2 табл.Изобретение относится к электросвязи и может использоваться в цифровых системах передачи с сигналами блочного троичного кода типа 6 В 4 Т,Известно устройство формирования блочного балансного троичного кода (патент Великобритании 1 Ф 1481008, кл, Н 04 1 28106, 1977), которое содержит последовательно соединенные преобразователь последовательного двоичного сигнала в сигнал параллельного двоичного кода, кодирующую матрицу, блок переключения троичного сигнала, преобразователь параллельного троичного кода в последовательный троичный код и формирователь выходного троичного сигнала, а также блок управления, входы которого подключены к выходам блока переключения двоичного сигнала. а выход к управляющему входу блока переключения двоичного сигнала и к управляющему входу блока переключения троичного сигнала, Это устройство предназ начено для формирования блочного баланс- ного троичного кода типа 4 ВЗТ и не может быть непосредственно использовано для формирования блочного кода типа 6 В 4 Т, у . которого принципе цифровая сумма может быть неограниченной.Наиболее близким по технической сущности и достигаемому результату к заявляемому устройству является устройство формирования блочного балансного кода (авт.св. М 1073894, кл. Н 04 1 3/02, 1984), которое формирует блочный троичный кодтипа 6 В 4 Т и содержит преобразователь последовательного двоичного сигнала в сигнал параллельного двоичного кода, первый и второй преобразователи двоичного параллельного кода в троичный небалансный сигнал, первый и второй конверторы полярности импульсов, преобразователь сигнала параллельного троичного кода в сигнал последовательного кода и блок балансировки, при этом к первому выходу преобразователя последовательного двоичного сигнала в сигнал параллельного двоичного кода последовательно подключены первый преобразователь двоичного сигнала в небалансный троичный сигнал и первый конвертор полярности импульсов, выход которого подключен к первому входу преобразователя сигнала параллельного троичного кода в сигнал последовательного кода, а ко второму выходу преобразователя последовательного двоичного сигнала в сигнал параллельного двоичного кода последовательно подключены второй преобразователь двоичного сигнала в небалансный троичный сигнал и второй конвертор полярности импульсов, выход которого подключен ко второму входу преобразователясигнала параллельного троичного кода всигнал последовательного троичного кода, аблок балансировки, содержащий первый,второй, третий и четвертый элементы И, элемент ИЛИ и элемент И с инверсией, подклю 10 чен через элемент И и элемент ИЛИ квыходам преобразователя двоичного сигнала в небалансный троичный сигнал, а первый, второй его выходы подключенысоответственно к первому и второму управляющим входам конверторов полярностиимпул ьсов,Недостаток устройства - низкая помехоустойчивость передачи данных троичнымблочным кодом типа 6 В 4 Т из-за высокойвероятности накопления больших значенийтекущей цифровой суммы троичного блочного сигнала, равной Ро = 2.2 Я 7 п, где п -минимальное число троичных 4-разрядных25 слов(блоков), требуемых для накопления заданной величины цифровой суммы, и воэможности образования неограниченной подлине последовательности, содержащей одни "0",Целью изобретения является повышение помехоустойчивости передачи данныхблочным троичным кодом типа 6 В 4 Т.Цель достигается тем, что в устройствеформирования блочного троичного кода типа 6 В 4 Т, содержащем последовательно соединенные преобразовательпоследовательного двоичного сигнала в сигнал параллельного двоичного кода, преоб 40 раэователь параллельного двоичного кода впараллельный троичный код, преобразователь параллельного троичного кода в последовательный троичный код иформирователь последовательного троич 45 ного сигнала, а также блок балансировкитроичного сигнала, причем вход преобразователя последовательного двоичного сигнала в сигнал параллельного двоичного кода ивыход формирователя троичнога сигналаявляются соответственно информационными входом и выходом устройства, а первыйтактовый вход преобразователя последовательного двоичного сигнала в сигнал параллельного двоичного кода и его второйтактовый вход, обьединенный с первым тактовым входом преобразователя параллельного троичного кода в последовательныйтроичный код, и второй тактовый вход преобразователя параллельного троичного кода в последовательный троичный кодявляются соответственно первым, вторым итретьим тактовыми входами устройства, в блок балансировки троичного сигнала, содержащий три элемента И дополнительно введены реверсивный счетчик, первый и второй элементы ИЛИ с инверсией и триггер, при этом информационные входы реверсивного счетчика являются информационными входами блока балансировки и подключены к выходам преобразователя параллельного троичного кода в последовательный троичный код, а выходы реверсивного счетчика через первый элемент И и через первый элемент ИЛИ с инверсией подключены к первому и второму входам триггера, прямой и инверсный выходы котороо подключены к первым входам второго и третьего элементов И, выходы которых образуют информационные выходы блока балансировки и подключены к двум дополнительным информационным входам преобразователя параллельного двоичного кода в параллельный троичный код, при этом вторые входы второго и третьего элементов И подключены к первому тактовому входу преобразователя параллельного троичного кода в последовательный троичный код, кроме тото, выходы первого элемента И и первого элемента ИЛИ с инверсией подключены к первому и второму входам второго элемента ИЛИ с инверсией, выход которого подключен на вход предварительной записи реверсивного счетчика.Технические решения, содержащие признаки, сходные с отличительными признаками устройства, не обнаружены.На фиг.1 представлена структурная электрическая схема предлагаемого устройства формирования блочного троичного кода типа 6 В 4 Т; на фиг,2 - временная диаграмма работы блока 5.Устройство формирования блочного троичного кода типа 6 В 4 Т содержит преобразователь 1 двоичного сигнала в сигнал параллельного двоичного кода, преобразователь 2 параллельного двоичного кода в параллельный троичный код, преобразователь 3 параллельного троичного кода в последовательный троичный код, формирователь 4 последовательного троичного сигнала. блок 5 балансировки троичного сигнала. Блок 5 балансировки троичного сигнала содержит реверсивный двоичный счетчик 6, первый 7, второй 11 и третий 12 элементы И, первый 8 и второй 9 элементы ИЛИ с инверсией, триггер 10,Устройство формирования блочного кода типа 6 В 4 Т шестиразрядные двоичные блоки преобразует на выходе в соответству 55 чивости передачи данных,Устройство работает следующим образом.ВхОДнОЙ ДвоичныЙ сигнал, пОслеДОвдтельности тактовых импульсов частотой Г и Р- поступают соответственно на информа 6 ющие им четырехразрядные троичные блоки, принимающие значения нулевые, положительной и отрицательной полярности("0", "+". "-").Для ограниченного числа двоичных блоков значение троичного блока может принимать одно из двух возможных троичныхблоков в зависимости От используемой матрицы преобразования (одной из двух, хранящихся в блоке 2, представляющемпостоянное запоминающее устройство(ПЗУ).Подключение одной или другой матрицы в преобразователе 2 производится посигналам блока балансировки троичногосигнала 5 в зависимости от полярности ивеличины текущей цифровой суммы. накопленной в конце очередного троичного четы 20 рехразрядного слова, по сигналампереполнения или обнуления реверсивногосчетчика 6, образуемых на выходе первогоэлемента И и первого элемента ИЛИ с инверсией, Целесообразно иметь трехразрядный реверсивный счетчик.В качестве эффективного варианта кодатипа 6 В 4 Т может быть использован двухмодовый код со структурой, приведенной вВзаимозаменяемые троичные блокиприведены в табл.2,Однако предлагаемое устройство инвариантно к любым другим двухмодовым ко 35 дам типа 6 В 4 Т, а также не зависит от выбораконкретной таблицы соответствия троичныхблоков двоичным блокам (матрицы преобразования ПЗУ),Предлагаемый код 6 В 4 Т имеет:11 запрещенных комбинаций;максимальное число подряд следующих"0" равно 6;вероятность накопления цифровой суммы (за порогом ограничения ЦС = ф 3) равнаР 1=22Уменьшение вероятности накоплениязначительной величины цифровой суммыприводит к снижению уровня искажений вобласти низких частот, вызываемых неполной сбалансированностью кода типа 6 В 4 Т,и как следствие к повышению помехоустой 2004943ционный вход, на вход тактовой частоты Г иРна вход тактовой частоты - преобраэова 6теля 1, С выхода преобразователя 1 шестиразрядные параллельные двоичные блоки сРчастотой - поступают на информацион 6ные входы преобразователя 2, выполненного в виде постоянного запоминающегоустройства (ПЗУ).Преобразователь 2 вырабатывает насвоих выходах параллельные троичные коды в соответствии с одной из двух используемых матриц в этом блоке, выбор которойопределяется сигналом, поступающим с выхода блока балансировки 5 на два дополнительных информационных входапреобразователя 2,Каждый разряд 4-разрядного блока гроичного кода на выходе преобразователя 2воспроизводится двумя параллельнымидвоичными разрядами, что достигается со ответствующей "расшивкой" в ПЗУ,Параллельные троичные коды преобразуются с частотой в последовательный троичный код, каждый разряд которогопредставлен двумя параллельными двоичными разрядами, за исключением комбинации из двух единиц, преобразователем 3, напервый и второй тактовые входы которогопоступают последовательности тактовыхР Еимпульсов частоты - и - 2 соответст 35венно. Последовательный троичный код свыхода преобразователя 3 в виде двух двоичных сигналов поступает нэ два входа формирователя выходного троичного сигнала 4и на информационные входы реверсивного 40счетчика 6 блока балансировки 5. На выходереверсивного счетчика образуются сигналпереполнения счетчика с использованиемпервого элемента И 7 и сигнал обнулениясчетчика с использованием первого элемента ИЛИ с инверсией 8,Сигналы переполнения и обнулениясчетчика 6 подаются на соответствующиевходы триггера 10, а также на первый ивторой входы второго элемента ИЛИ с инверсией 9, выход которого подключен к входу предварительной записи (установки)счетчика 6, По сигналам переполнения иобнуления счетчик 6 устанавливается в ис1ходное состояние, равное - используемой2емкости счетчика. С выхода триггера 10(прямого и инверсного) сигналы через второй и третий элементы И 11 и 12 подаются на два дополнительных информационных входа преобразователя 2. При этом выходы элементов И 11 и 12 являются информационными выходами блока балансировки 5, временные диаграммы работы которого приведены на фиг.2,В зависимости от образовавшейся на двух дополнительных информационных входах преобразователя 2 одной из двух комбинаций в нем происходит подключение одной из двух матриц преобразования,Блок 3 (преобразователь параллельного троичного кода в последовательный троичный код) может быть выполнен по авт.св. М 1285602, кл. Н 03 М 5/18, опубл. 1987), не требуя никаких изменений в заявляемом изобретении. Блок 4 выполняется аналогично "Сопчегзоп с 1 гсиН" 12 патент Великобритании М 1481008, кл. Н 0425/06, НР 4, опубл, 1977,По сравнению с известным устройством формирования блочного балансного троичного кода (авт.св. М 1073894, кл, Н 043/02, опубл. 1984), Заявляемое устройство позволяет повысить помехоустойчивость передачи данных в результате уменьшения вероятности накопления больших значений текущей цифровой суммы троичного сигнала и ограничения возможного максимального количества подряд следующих "0" (не более 6),Все другие технические характеристики в заявляемом устройстве формирования блочного троичного кода типа 6 В 4 Т сохраняются.на уровне характеристик прототипа,Таким образом, предлагаемое устройство позволяет значительно снизить вероятность накопления больших значений текущей цифровой суммы, т.е, иметь лучше сбалансированный троичный сигнал, и в результате повысить помехоустойчивость передачи данных, чему также будет способствовать более устойчивая работа системы тактовой синхронизации в связи с ограниченным максимальным числом подряд следующих "0" (не более 6) в реализуемом блочном троичном коде бВ 4 Т.10 2004943 Таблипа 1 трпич. емы аблица Формула изобретенияУСТРОЙСТВО ФОРМИРОВАНИЯ БЛОЧНОГО ТРОИЧНОГО КОДА ТИПА 6 В 4 Т, содержащее преобразователь после довательного двоичного сигнала в сигнал параллельного двоичного кода, первый вход которого является информационным входом устройства, а выходы соединены с соответствующими первыми входами пре образователя параллельного двоичного кода в параллельный троичный код, преобразователь параллельного троичного кода в последовательный троичный код и блок балансировки троичного сигнала, со держащий первый, второй и третий элементы И, отличающееся тем, что в устройство введен формирователь последовательного троичного сигнала, выход которого является выходом устройства, при этом выходы преобразователя переменного двоичного кода в параллельный троичный код Соединены с соответствующими первыми входами преобразователя парал- З 0 лельного троичного кода в последовательный троичный код, первый и второй выходы которого подключены к соответствующим входам формирователя последовательного троичного сигнала и блока 35 балансировки троичного сигнала, первый и второй выходы которого подключены соответственно к второму и третьему входам преобразователя параллельного двоичного кода в переменный троичный код, причем второй вход преобразователя двоичного сигнала в сигнал параллельного двоичного кода является первым тактовым входом устройства, а третий вход объединен с третьим входом блока балансировки троичного сигнала и вторым входом преобразователя параллельного троичного кода в последовательный троичный код и является вторым тактовым входом устройства, третьим тактовым входом которого является третий вход преобразователя параллельного троичного кода в последовательный троичный код, при этом в блок балансировки троичного сигнала введены первый и второй элементы ИЛИ - НЕ, реверсивный счетчик и триггер, прямой и инверсный выходы которого подключены к первым входам соответственно первого и второго элементов И, вторые входы которых являются третьим входом блока балансировки троицного сигнала, информационные входы реверсивного счетчика являются первым и вторым входами блока балансировки троичного сигнала, выходы подключены к входам2004943 Составитель В.РубцовТехред М.Моргентал ректор С,Лисина Редактор В,Трубченк аказ 3397 Тираж Подписное НПО "Поиск" Роспатента113035, Москва, Ж, Раушскаи наб., 4/5 Производственно-издательский комбинат "Патент", г, Ужгород, ул,Гагарина, 101,ретьего элеменга И и первого элемента ИЛИ - НЕ. выход которого подключен к входу установки в "0" триггера и первому входу второго элемента ИЛИ - НЕ, второй вход которого объединен с входом установки в "1" триггера и подключен к выходу третьего элемента И, а выход - с входом синхронизации реверсивного счетчика, первые и второй входы предустановки которого явояютсл соответственно первой и 5 второй шинами соответствующего потенциала,