Устройство для декодирования цифровой информации

СОЮЗ СОВЕТСКИХСОЦИАЛ ИСИЧЕ СКИРЕСПУБЛИК 17919 А 9) (5 Н 03 М 7/00 ЗОБРЕТЕНИЯ ПИСАНИ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(71) Научно-исследовательский институт вычислительной техники и информатики Литовского производственного объединения(56) Патент США М 3689899,кл. 6 08 С 25/00, опублик, 1980,Оечеор апс Уегу СгсдтзТчо ВГее 3 сэМФ САО оп АРС/АТ, САО БНОЯТЕМЗОЕЗОй С 7 С Е РОЯ В2,7 СОЭЕВ,Еестгопс Севцп, Вертеп)Ьег, 14, 1989,Ю ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕВЕДОМСТВО СССР(ГОСПАТЕНТ СССР) СТРОЙСТВО ДЛЯ ДЕКОДИРОВАНИЯ РОВОЙ ИНФОРМАЦИИзобретение относится к приборостроению и может быть использовано в аппаратуре магнитной записи цифровой информации, Цель изобретения - упрощение устройства для декодирования цифровой информации, представленной в ьиде кода й2, 7, Устройство содержит входной шестиразрядный регистр 1, делитель 2 частоты, элементы И 3-6, инвертор 7, элементы ИЛИ 8, 9 и выходной двухразрядный регистр 10. Упрощение достигается за счет совмещения функций преобразования кода и управления счета счетчика длины группы, 2 ил.Изобретение относится к области приборостроения и может быть использовано в устройствах воспроизведения цифровой информации с подвижных магнитных носителей, представленной в виде Я :кода,Известно устройство декодирования цифровой информации, закодированной по следующему правилу; ВО 2,7010010000001000010001001000010010000001000 МВ111001101000000110010 Такое устройство содержит входной регистр сдвига, логику определения длины группы, счетчик длины группы, преобразователь кода, регистр данных и другие элементы (1,Устройство сложное по схемотехнике и алгоритму преобразования кодов.Наиболее близким по технической сущности к предлагаемому является устройство декодирования цифровой информации, содержащее 6-ти разрядный входной регистр сдвига со входом импульсной последовательности в виде В2,7 кода, входом синхронизации и 6-ю выходами, делитель частоты со входом, подключенным ко входу синхронизации входного регистра сдвига, и выходом, подключенным к синхровходу 4-х разрядного выходного регистра с 4-мя входами и 4-мя выходами, один из которых является выходом устройства, счетчик длины группы кода, схему управления счетчика длины группы кода и схему преобразования кода ВБ в ИВЕ(2.Такое устройство является сложным, Целью изобретения является упрощение устройства.На фиг,1 изображена блок-схема устройства для декодирования цифровой информации, На фиг,2 - временные диаграммы, поясняющие его работу, (од А - ИВЕ, код В - Я, тождественный коду А,Устройство содержит входной регистр 1, выполненный в виде 6-ти разрядного регистра сдвига, делитель частоты 2, выполняющие деление на 2 синхроимпульсов С (2 Г (сигнал Ь); четыре элемента И 3 - 6. инвертор 7, два элемента ИЛИ 8 и 9 и выходной регистр 10, выполненный на двух Р-триггерах 11 и 12.Суть работы устройства для декодирования заключается в выделении из кодовой последовательности В. кодовых групп"1000" и "0100", являющихся ядром преобразования кода ВО в ЙВЛ ("1000" преобразуется в "10" и "0100" - в "11"), Исключение составляет кодовая группа "100100", которая хотя и содержит в себе группу "0100", но должна преобразовыватья в "000". Для этих целей при обнаружении в кодовой последовательности группы "100100" запрещается преобразования кода "0100" в "11",Выделение кодовой группы "0100" выполняется элементом И 4 (сигнал ) по сигналу с входного регистра 1, а кодовой группы "1000" - элементом И 5 (сигнал 3 по сигналам с и е входного регистра 1, Сигналы выделения этих кодовых групп через элемент ИЛИ 8 поступают на информационный вход О-триггера 11 (сигнал гп), который по переднему фронту сигнала Ь устанавливается в единичное состояние формируя на выходе декодирующего устройства (сигнал р) первую единицу кодовых групп МЯЛ "10" или "11", Формирование второй единицы кодовой группы МВЕ "11", являющейся признаком группы "0100" Я , осуществляется по сигналу 1 входного регистра 1 при единичном состоянии Р-триггера 11 с помощью элемента И 3 (сигнал ).Выработка сигнала, запрещающего преобразование кода "0100", входящего в кодовую группу "100100", выполняется элементом И б (сигнал ), инвертором 7, элементом ИЛИ 9 (сигнал и) и Р-трйггером 12 (сигнал о) по сигналу Я элементом И 5 и сигналом с и 9 входного регистра 1,Сигнал . являющийся сигналом запрета, поступает на инверсный вход элемента ИЛИ 9 образуют управляемый триггер сосчетным входом, устанавливаемый в единичное состояние в начале каждой кодовой группы ВО сигналами О и , что позволяет сформировать сигнал запретас помощью элемента И б, Преобразование кодовых групп ЯА. в МЯЛ, заключенных между пунктирными линиями, представлено на временных диаграммах, изображенных на фиг,2.Упрощение предлагаемого устройства достигается за счет совмещения функций преобразования кода и управления длиной счета счетчика длины группы. Формула изобретения Устройство для декодирования цифровой информации, содеркащее входной регистр, информационный вход которого является информационным входом устрой1791960 ства, вход синхронизации входного регистра объединен с входом делителя частоты и является входом синхронизации устройства, выход делителя частоты соединен с входом синхронизации выходного регистра, первый выход которого является выходом устройства, первый - четвертый элементы И, выходы первого и втрого элементов И соединены соответственно с первым и вторым входами первого элемента ИЛИ, выход которого соединен с первым инфромационным входом выходного регистра. выход третьего элемента И соединен с первым входом второго второго элемента ИЛИ, выход которого соединен с вторым информационным входом выходного регистра, инвертор, о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства, в нем выход первого разряда входного регистра соединен с инверсным входом третьего элементаЯ 1 ОО1 О,8 1 ООО ООО 1 ОО 11 ОО ОО ОО 11 д 1 ОО 1О О ООО д О С б Ю У У Ь сl Ф Д И, выход третьего разряда входного регистра соединен с прямым входом второго элемента И и вторым входом второго элемента ИЛИ, выход четвертого разряда входного 5 регистра соединен с прямым входом третьего элемента И, выход пятого разряда входного регистра соединен с первым прямым входом первого элемента И, второй прямой вход которого подключен к первому выходу 10 выходного регистра, выход шестого разрядавходного регистра соединен с первым прямым входом четвертого элемента И, выход которого соединен с инверсным входом второго элемента И, второй выход выходного 15 регистра соединен непосредственно с вторым прямым входом четвертого элемента И и через инвертор - с третьим входом второго элемента ИЛИ, третий вход первого элемента ИЛИ подключен к выходу третьего 20 элемента И. 001 ОО 1 ОО ОО