Шифратор

(Я)5 Н 03 ИЕ ИЗОБРЕТЕН ОП ТО(21) 4938403/24 (22) 20,05,91 (46) 07,04,93. Бюл (71) Научно-исс электронных выч (72) А,А,Самусев (56) Авторское св М 1345351, кл. Н 1987 тут ИС и ГОСУДАРСТВЕННОЕ ПАТЕНТНВЕДОМСТВО СССР%13едовательский инстислительных машинА,А.Шостакдетельство СССР03 М 7/00, 6 06 Г 7 2. Быстродействующие матричные Би СБИС. Теория и проектирова/Б,Н.файзулаев и дрПод общей рецией Б,Н.файзулаева и И.П,Шагурина -Радио и связь, 1989, С.54, 159,3. Авторское свидетельство СССРМ 1569992; кл, Н 03 М 7/00, 1990. Изобретение относится к вычислительной технике и может быть использовано для построения шифраторов кода нормализации в малых и высокопроизводительных цифровых вычислительных машинах.Цель изобретения - сокращение аппаратных затрат (количества требуемых логических элементов и, следовательно, базовых ячеек (БМК) при сохранении быстродействия шифратора,Поставленная цель достигается тем, что шифратор, содержащий первый и второй дешифраторы границы нулей, блок шифрации прямого кода, первый, второй и третий элементы И, причем выход третьего элемента И является первым выходом шифратора, вход блокировки которого соединен с входом(57) Изобретение относится к вычислительной технике и может быть использовано для построения шифраторов кода нормализации в малых и больших цифровых вычислительных машинах, Цель изобретения - сокращение аппаратных затрат, оцениваемых количеством логических элементов и, следовательно, базовых ячеек базовых матричных кристаллов (БМК) полузаказных БИС, и ри сохранении быстродействия шифратора, При этом используются элементы, которые имеют только четыре и менее входов, Поставленная цель достигается благодаря тому, что в шифратор, содержащий первый и второй дешифраторы границы нулей, блок шифрации прямого кода, первый, второй и третий элементы И со связями, вводится четвертый элемент И с новыми связями. 2 ил. блокировки блока шифрации прямого кода, группа выходов которого является группой выходов шифратора, соответствующие старшие и младшие информационные входы которого являются информационными входами соответственно первого и второго дешифраторов границы нулей, группа выходов первого дешифратора границы нулей соединена е группой информационных входов блока шифрации прямого кода, первый и второй входы третьего элемента И соединены с прямыми выходами соответственно первого и второго элементов И, входы пер-. вого и второго элементов И соединены соответственно со старшими и младшими информационными входами шифратора, первый информационный вход блока шифблокировки дешифратора 2, 15, 16 - вторые еыходы дешифраторов 1, 2, входы элемента 7, 17 - выход элемента 7, третий информационный вход блока 3; 18, 19 - первые выходы дешифратора 1, первые информационные входы блока 3; 20, 21 - элементы И-НЕ в блоке 3; 22 - элементы И-НЕ в дешифраторе 1 (2) на фиг. 2.Дешифраторы 1, 2 имеют то же назначение, что и аналогичные дешифраторы в прототипе, и отличаются от последних тем, что 50 55 рации прямого кода соединен с инверснымвыходом первого элемента И и с входомблокировки первого дешифратора границынулей, дополнительно содержит четвертыйэлемент И, причем соответствующие выходы первого и второго дешифраторов границы нулей соединены с соответствующимивходами четвертого элемента И, выход которого соединен с вторым информационнымвходом блока шифрации прямого кода, вторая группа информационных входов которого соединены с первыми выходами второгодешифратора границы нулей, вход блокировки которого соединен с прямым выходомпервого элемента И, 15Заявляемый шифратор содержит признаки (четвертый элемент И со связями),которые отсутствуют во всех известных аналогах и благодаря которым обеспечиваетсядостижение положительного эффекта - сокращение аппаратных затрат, т,е. количества 4-х и 2-х входовых элементов И-НЕ иИ с 14 до 13 при сохранении быстродейст-.вия (4 Г),Таккак заявляемое техническое решение содержит признаки, отсутствующие вовсех аналогах и обеспечивающие достижение положительного эффекта, то оно соответствует критерию ."существенные. отличия". 30На фиг. 1 изображена структурная схема шифратора; на фиг, 2 - функциональнаясхема дешифратора границы нулей.Шифратор содержит следующие элементы:, 351, 2 - первый и второй дешифраторыграницы нулей; 3 - блок шифрации прямогокода; 4, 5, 6 - первый, второй и третий эле-менты И; 7 - четвертый элемент И; 8, 9 -старшие и младшие информационные входы шифратора, входы. соответственно первого и второго элементов И: 10 - второйвыход шифратора, выходы блока 3; 11 - первый выход шифратора, выход элемента 6;,12 - вход блокировки шифратора и блока 3; 4513-инверсный выход элемента И, вход блокировки дешифратора 1, второй информационный вход блока 3; 14 - прямой выходэлемента 4, первый вход элемента 6, вход имеют три входа и три выхода вместо четырех входов и выходов. Это достигается путем выделения из дешифраторов границы нулей первого 4 и второго 5 элементов И. сохранив их связи, а освободившийся вход элементов И 22 дешифратора соединен с входом блокировки 13 (14) дешифратора 1 (2). По указанной причине авторы рассматривают элементы 4, 5 и связь 13 как элементы и связь, содержащиеся в прототипе. Выделение элементов 4, 5 необходимо в связи с изменением принципа шифрации прямого кода под действием сигналов с выходов дешифратора 2,Логика функционирования дешифраторов 1, 2 ясна из функциональной схемы на фиг. 2, Номер выхода дешифратиора 1 (2) (при отсчете слева направо, начиная с единицы) равен количеству рядом расположенных входов старших разрядов (при отсчете слева напрааво) дешифратора 1 (2), на которых установлены логические единицы, Если логические единицы установлены на всех входах 8, то на выходе 13 элемента 4 устанавливается логический ноль, который через вход блокировки дешифратора 1 устанавливает (удерживает) логические единицы на выходах 1518, 19. При этом иа выходе 14 элемента 4 устанавливается логическая единица, которая разблокировывает выходы дешифратора 2, Если же на входах .8 не все логические единицы, то на выходе 14 устанавливается логический ноль, кото.- рый через вход блокировки дешифратора 2 устанавливает логические единицы на вьходах дешифратора 2, которые "не Мешают" шифрации сигналов с выходов дешифратора 1 блоком 3, т,к, сигнал с выхода 15 свободно проходит через элемент 7 на вход 17. Аналогично, когда на выходе 13 устанавливается логический ноль, который шифруется блоком 13 логической единицей в старшем разряде выхода 10 (через элемент 21), на выходах дешифратора 1 через вход блоки- ровки 13 устанавливаются логические единицы, которые "не мешают" шифрации сигналов с выходов дешифратора 2 блоком 3, т,к. сигнал с выхода 16 свободно проходит через элемент 7 на вход 17. При этом шиф- . рация сигналов с выходов дешифраторов 2 и 1 осуществляется блоком 3 единообразно. В прототипе шифрация сигналов с выходов дешифратора 2 осуществлялась блоком 3 через шифрацию инверсного кода, для чего требовался блок шифрации инверсного кода, требующий для своего построения два элемента И-НЕ. В заявляемом шифраторе все те же функции, что и в прототипе, достигаются благодаря использованию одного элемента И 7.5 10 15 20 30 50 55 Покажем функционирование шифратора на примере,Пои установке на входе 12 логическойединицы, а на выходах 8, 9 кода 00000000,на всех выходах дешифраторов 1, 2 и выходе17 установятся логические единицы, На. всех разрядах выхода 10 установится логический ноль,При установке на входе 12 логическойединицы, а на входах 8, 9 кода 1110 ХХХХ,где Х - произвольное значение, на выходах18, 19, 15 дешифратора 1 установится код110, т.к. на выходе 13 установлена логическая единица, На выходе 14 установитсялогический ноль и, следовательно, на выходах (в том числе и выходе 16) дешифратора2 установятся логические единицы. На выходе 17 установится логический ноль. В результате на выходе 10 сформируется код011, указывающий, что во входном коде подряд, начиная со старших разрядов; установлены три единицы,При установке на входе 12 логическойединицы, а на входах 8, 9 кода 11110 ХХХ навыходе 13 установится логический ноль, а 2на выходе 14 - логическая единица, Но таккак на первом старшем входе входов 9 установлен логический ноль см.фиг. 2), то навсех выходах дешифратора 2 установятсялогические едииицы, так же, как и на всехвыходах дешифратора 1 за счет логического нуля на входе 13), В результате на выходе10 сформируется код 100, указывающий, чтово входном коде подряд, начиная со старших разрядов, установлены 4-е единицы,При установке на входе 12 логической 3единицы, а на входах 8, 9 кода 11111110, навыходе 10 сформируется код 111.Во всех описанных случаях на выходе11 формируется логический ноль, т.к. либона выходе 14, либо на выходе элемента 5 4Формируется логический ноль,При установке на входах 8, 9 кода11111111 на выходе 10 также установитсякод 111. Однако на выходе 11 в рассматриваемом случае установится логическая единица.При установке на входе 12 логическогонуля на выходе 10 всегда формируется единичный код.Таким образом, обеспечивается выполнение всех функций прототипа, сохраняется быстродействие 4 т, где т - задержкасигнала одним элементом (наиболеедлинная цепь: 8 -4 (1 г)-ф 2 (2 т )- 3=8 -+ 1 (2 т ) 7 (1 т) - 3 (1 г ) = 4 г ),При этом для построения шифратора требуется 13 4-х и 2-х входовых элементов И, И - НЕ,(а не 14, как в прототипе) и, следовательно, достаточно 13 базовых ячеек в БМК БИС. Так как разрядная сетка современных ЭВМ содержит 64 разряда, то для построения БИС-шифраторов требуется использование 8 рассматриваемых шифраторов, Благодаря использованию заявляемого шифратора, обеспечивается экономия 8 базовых ячеек в БМК, Таким образом, достигается поставленная цель изобретения - сокращение аппаратных затрат.Формула изобретенияШифратор, содержащий первый и вто- рой дешифраторы границы нулей, блок шифрации прямого кода, первый, второй итретий элементы И, причем выход третьегоэлемента И является первым выходом шифратора, вход блокировки которого соединен с входом блокировки блока шифрации прямого кода, группа выходов которого является группой выходов шифратора, соответствующие старшие и младшие информационные входы которого являются информационными входами соответственно первого и второго дешифраторов границы нулей, группа выходов первогодешифратораграницы нулей соединена спервой группой информационных входов блока шифрации прямого кода, первый и второй входы третьего элемента И соединены с прямыми выходами соответственно первого и второго элементов И, входы первого и второго элементов И соединены соответственно со старшими и младшими информационными входами шифратора, первый информационный вход блока шифрации прямого кода соединен с инверсным выходом первого элемента И и с входом блокировки первого дешифратора границы нулей, о т л и ч а ю щ и й с я тем, что, с целью сокращения аппаратных затрат при сохранении быстродействия, дополнительно содержит четвертый элемент И, причем соответствующие выходы первого и второгодешифраторов границы нулей соединены с соответствующими входами четвертого элемента И, выход которого соединен с вторым информационным входом блока шифрации прямого кода, вторая группа информационных входов которого соединена с группой выходов второго дешифратора границы нулей, вход блокировки которого соединен с прямым выходом первого элемента И.Заказ 1385 Тираж ПодписноеВНИИПИ Государственного комитета по изобретениям и открыти113035, Москва, Ж, Раушская наб., 4/5 и ГКНТ СССР изводственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 10