H03M 13/23 — с использованием сверточных кодов, например кодов единичной памяти

Номер патента: 1185612

Опубликовано: 15.10.1985

Авторы: Ермаков, Сидоров

МПК: H03M 13/23

Метки: декодер, кода, пороговый, сверточного

...Нарушение хотя бы одного из "нулевых" интервалов эквивалентно невыполнению хотя бы одного из приведенных равенств(а) Б= О 1 к-) ю-Д- Б ( -1 - Оа- рСледует заметить, что в общем случае длины"нулевых" интервалов могут быть неодинаковыми. Так, для диффузного кода, описываемого поли- номом контролируется выполнение следующей системы равенства:/2Сп 25 Так, для кода из примера 1=4 п=4 Р " 4.2-э 1/КЕггбн 2 т.е. при нарушении шумами корректирующей способности кода, размножениеошибок будет происходить с вероятностью 1,//2,Вероятность необнаружения ошибокв предлагаемом способе уменьшитсяприблизительно в 2(" "1 раз приусловии, что г.=Сопя для всех иинтервалов, Для случая нарушениякорректирующей способности коца засчет уменьшения защитного...

Номер патента: 1185629

Опубликовано: 15.10.1985

Авторы: Королев, Купеев

МПК: H03M 13/23

Метки: декодер, кода, пороговый, сверточного

...которые 0 О о0Т)ЛРгсг г г 1 го 1 гас рм 0 0 вы 1 + 1 5 О 50 т.е. содержит и = 12 ненулевых символов, и на вход каждого порогового блока 5-7 поступает по три из четырех нулевых символов. При этом производится правильная коррекция 3 всех К четырех ошибочных информаоционных символов . При г. я = (К о11) ) - ( 2 число нулевых символов2в анализаторе синдрома 4 составляет 4 и = (1 - 1) + 1 = 10 и на вход каждого порогового блока 5-7 поступает по четыре из четырех ненулевых символов, что также вызывает правильную коррекцию ошибочных симво лов и ненулевых символов, синдромной последовательности.Недостатком порогового декодирования является неспособность обнаруживать пакеты ошибок, отличающихся от данной структуры ошибок, а также ошибки,...

Номер патента: 1213491

Опубликовано: 23.02.1986

Авторы: Гетман, Иванов, Щербина

МПК: G08C 19/28, H03M 13/23

Метки: декодирования, кода, сверточного

...выхода последнего регистра 9. Сумматор 19 вычитает фазирующую последовательность из синдрома и на его выходе появляются символы последовательности Я(0), которые через элемент И 18, открытый сигналом с единичного выхода триггера 15, поступают на вход блока 5 коммутации, который выдает их в декодер 6 для коррекции ошибок в информационных последовательностях;Если в процессе приема информации происходит вставка или выпадение некоторого числа символов, не кратного 1 пяти, установленная цикловая синхронизация нарушится, т.е. истинный синдром будет теперь формироваться в другом формирователе 3 синдрома. В этому случае анализатор 4 синдрома, который вьделял до момента сбоя синхронизма истинный синдром, обнаруживает сбой синхронизма за время,...

Номер патента: 1213493

Опубликовано: 23.02.1986

Авторы: Гасумян, Хацкелевич

МПК: G08C 19/28, H03M 13/23

Метки: информации, кодирования, обратного, приема

...задержки кодовые символы Б; . Так как кодовые последовательносги с регистров 9 и 1 О на блоки 2 и 14 сумматоров соответствуют генераторному полиному Сг (Х), то при правильной информационной последовательности на входе, на выходе одного из блоков 13 и 4 сумматоров будут одни нули в то время, как на выходе другого появятсяи единицы, которые указывают на ошибки.Выходы блоков 13 и 4 сумматоров через счетчики 15 и 16 ошибок под-; ключены к блоку 17 управления. Блок 17 управления проводит сравнение с некоторым порогом, хранящимся в блоке 38 памяти, показаний . е и В соответственно счетчиков 13 и 14. По. результатам сравнения выдаются следующие сигналы: о ( П; р П- сигнал управления на переключатель 18 для выдачи информации с блока 11...

Номер патента: 1252944

Опубликовано: 23.08.1986

Авторы: Березняков, Ключко, Николаев, Приходько, Чистяков

МПК: H03M 13/23

Метки: декодер, кода, пороговый, сверточного

...последовательностьМ(х) = М(х)Р (х) Д+ Е (х)=0,поскольку по условию Е (х)=0, а последовательностьМ,(х)=М(х)Е (х)ФО, так как Е(х)ФО,Пусть последовательность Е,(х) представляет собой одиночную ошибку,О которую используемый ортогональный сверточный код позволяет исправить. Эта одиночная ошибка, проходя через кодер 1, вызовет появление на его втором выходе последовательности сиг 5 налов, определяемой порождающим полиномом Р, (х). Через первый сумматор 2 по модулю два эта последовательность сигналов поступит на второй вход формирователя 3 синдрома, где20 сложится по модулю два с проверочной последовательностью М (х), поступающей в последовательном коде на первый вход этого же формирователя 3.25 Результатом последовательного...

Номер патента: 1283743

Опубликовано: 15.01.1987

Авторы: Петренко, Чапенко, Шипулин

МПК: H03M 13/23

Метки: информации, преобразования

...присутствуют 10 два сигнала высокого уровня с входа5 младшего дешифратора 1 и с второго выхода дешифратора 1. Поэтому сигнал ошибки на выходе второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 3 не формируется, 15 20 25 30 35 40 На входы первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 2 не поступает ни один сигнал высокого уровня, поэтому на выходе этого элемента логический "0". На входы второго элемента ИСКЛЮ" ЧАЮЩЕЕ ИЛИ 3 поступает только один сигнал высокого уровня с первого вы" хода дешифратора 1. При этом сигнал ошибки на выходе второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 3 не формируется. Если сигнал высокого уровня присутствует на входе 5 младшего разряда дешифратора 1, то в этом случае сигнал высокого уровня должен быть на одном из четных ходов дешифратора...

Номер патента: 1291984

Опубликовано: 23.02.1987

Авторы: Золотарев, Минина

МПК: G06F 11/00, H03M 13/23

Метки: декодирования, кодов, линейных, сверточных

...декодирование применяемого сообщения и .запись решения в блоки 13 и 14 оперативной памяти. По окончании декодирования информационного блока из И символов по результату его проверки в блоке 15 контроля четности определяется необходимость дополнительной коррекции блока символов,Если ошибка не обнаружена, то спрямого выхода блока 15 контроля четности сигнал "Информация достовернан разрешает вывод декодирован- ного блока символов из блока 13 памяти через первый элемент И 17 и вто. рой элемент ИЛИ 19 на выход 20.Если ошибка обнаружена, то с инверсного выхода блока 15 контроля четности сигнал "Информация недостоверна" поступает в формирователь 15 управляющих сигналов, который по алгоритму (фиг. 3) определяет наиме 3 12919нее...

Номер патента: 1300649

Опубликовано: 30.03.1987

Авторы: Замчевский, Соляниченко, Стахов, Тишаев, Щекотихин

МПК: H03M 13/23

Метки: кодов, минимальной, приведения, разрядных, фибоначчи, форме

...свертки 35 появляется единичный сигнал, которыйпереводит эти блоки в нулевое состояние, и одновременно с этим блок 4свертки переходит в единичное состояние, Получают кодовую минимальнуюкомбинацию О О О 1 О О. В режиме приведения к равнозначнойФорме кода Фибоначчи с отрицательным основанием устройство работает следу ющим образом,Предположим, что необходимо получить равнозначную форму 1-кода Фибоначчи с отрицательным основанием числа 3, представленного в максимальной 5 О Форме 1-кода Фибоначчи следующим образом:1300649 2 -3 5 О- 1 Вес разряда Номер блока свертки 1,6 1,5 1,4. 1,3 1,2 1, 1 Код управляющих сигналов свертки 1 О О О О О О О 1 1 1 1 1-код Фибоначчи Код управляющих сигналов свертки О 1 О О О О О 1 О О 1 1 1-код Фибоначчи 1О О О О...

Номер патента: 1319283

Опубликовано: 23.06.1987

Авторы: Дощечкин, Савчук

МПК: H03M 13/23

Метки: декодер, кода, сверточного

...результаты суммирования между различными каналами обработки в соответствии со структурой кода. Выходной сигнал блока 4 сравнения воздействует на управляющий вход цифрового мультиплексора 5 так, что на его выход проходит больший из двух результатов суммирования, которые поступают на его входы. Этот больший результат суммирования записывается в соответствующий регистр 3 памяти, где хранится до приема следующего подблока принятой последовательности. Выходной сигнал блока 4 сравнения является также выходным сигналом одного из каналов обработки и содержит информацию о принятой кодовой последовательности. Эта информация подается одновременно на а входов блока 6 памяти решений для дальнейшей обработки, а затем на вход решающего...

Номер патента: 1320875

Опубликовано: 30.06.1987

Автор: Геер

МПК: H03M 13/23

Метки: варианты, декодер, его, кода, сверточного

...длительностью 1 и затем возврат в исходное положение - разрешение коррекции. В качестве формирователя 14 импульса запрета коррекций можно использовать, например, соответственно включенные счетчик и триггер (фиг.3).Рассмотрим принцип работы порогового декодера на примере сверточного1 скода К- = - с 1 = 7 т.е.п 8 50 кратность гарантированно исправляемых ошибок на длине кодового ограниченияЮ(ш+1)-по= (146+1) х 8 = 1176,5д7-1щ2 2з" = 3где К - скорость кода; 1 со - число информационных ветвей; и - общее чис" ло ветвей сверточного кода, Т - кратность исправляемых ошибок; д - минимальное расстояние сверточного кода,Принятые информационные символыпоступают на вход кодера 1. В кодере1 из принятых информационных символовформируются символы...

Номер патента: 1320904

Опубликовано: 30.06.1987

Автор: Геер

МПК: H03M 13/23

Метки: декодер, кода, сверточного

...запрета коррекции следующий, 20При поступлении на вход формирователя 14 импульса запрета коррекции сдешифратора сигнала отсутствия превышения исправляющей способности сверточного кода (логический ноль) с еговыхода снимается сигнал разрешениякоррекции (логическая единица). Припревышении исправляющей способностиформируется импульс запрета коррекции длительностью 1 и затем возврат ЗОв исходное положение - разрешениекоррекции.В качестве формирователя 14 им,пульса запрета коррекций можно использовать, например, соответственно 35включенные счетчик и триггер,Устройство работает следующим образом,Принятые информационные символыпоступают на вход кодера 1, В последнем из принятых информационных символов формируются символы проверочной...

Номер патента: 1345356

Опубликовано: 15.10.1987

Авторы: Золотарев, Минина

МПК: H03M 13/23

Метки: декодирования, кодов, сверточных

...ступени,Предлагаемое устройство устраняет50противоречие, существующее в прототипе, - с одной стороны, значение порога в пороговом элементе для полнойреализации корректирующей способности кода надо выбирать. минимально возможным, т.е. й/2, а с другой стороны,55для снижения эффекта. размножения ошибок декодирования после принятия неправильного решения о некотором символе порог надо увеличивать. Введез 13453 ние двух порогов,. управляющих коррекцией двух регистров 5 и 6 синдрома, и решает поставленную задачу - декодирование с малым уровнем размноже.5 ния ошибок декодирования в каналах с большим уровнем шума. Предлагаемое решение применимо и для декодирования блоковых кодовПри этом оказывается возможным за счет снижения скорости...

Номер патента: 1367165

Опубликовано: 15.01.1988

Авторы: Кравцов, Моисеев, Розенблат, Сидорчук

МПК: H03M 13/23

Метки: витерби, выходное, декодера

...один из 2возможныхотрезков длиной В + Ь символов. В(2) рекомендуется выбирать глубинупоиска решений В в пределах (4-6)К,в этом случае у любых возможных отрезков пути длиной В + Ь символовсовпадают, Следовательно, Ь последних символов восстановленного отрезка пути практически равны соответствующим символам оптического пути.По окончании цикла Ь последних символов восстановленного отрезка путипересылаются из буферного регистра 3в оегистр 4, Порядок следования данз 13671 ных в регистре 4 - инверсный по отношению к буферному регистру 3В устройстве для адресации содержимого блока 1 памяти используется5 содержимое первых Кразрядов буферного регистра 3, Такая возможность частичного совмещения функций адресации памяти решений и упорядочения...

Номер патента: 1367166

Опубликовано: 15.01.1988

Авторы: Блинова, Дрофа, Луцкий, Талаев

МПК: H03M 13/23

Метки: кода, преобразования

...промежуточногорезультата), на вход шестого разрядарегистра 1 поступает управляющийсигнал. Если управляющий сигнал имеет единичное значение элементов И9 и 10 и элемента ИЛИ 4, производится инвертирование разряда операндаа, если, управляющий сигнал имеетнулевое значение, инвертирование не,:;происходит. С помощью элемента НЕ 14элементов И 8, 11, 12 и элемента ИЛИ3 производится, если это возможно,свертка разряда операнда и разрядовпромежуточного результата 5", ис 15 - (т,е. замена единиц с весамиоби ос" единицей с весом о ).После первой свертки производитсявторая свертка полученного разрядас весом М." и разрядов результата5 и 5с помощью элемента НЕ 13,элементов И 5-7 и элемента ИЛИ 2При этом с выхода элемента ИЛИ 2 снимается (М)-й...

Номер патента: 1399893

Опубликовано: 30.05.1988

Автор: Урбанович

МПК: H03M 13/23

Метки: исправления, стираний

...модулю два.Устройство работает следующим образом.По сигналу "Пуск" за Н тактов через вход 13 в регистр 1 записывается и-разрядное принятое слово, а в ре-гистр 3 - вектор ошибок. Если число стираний не больше заданного, то все ошибки исправляются, в противном случае по единичному сигналу на выходе 14 информация с выхода 15 не используется.На выходах блока 5 элементов ИЛИ устанавливается принятое кодовое слово с единичными символами на позициях стираний, причем на одних выходах устанавливаются информационные, а на других выходах - проверочные символы. В блоке 6 происходит обнаружение ошибок. Число ошибок не должно превышать г, причем в каждое из уравнений (1) должно входить не более одного ошибочного символа. Например, для кодас К=9 и...

Номер патента: 1417194

Опубликовано: 15.08.1988

Авторы: Гуменюк, Замчевский, Соляниченко, Стахов

МПК: H03M 13/23

Метки: кодов, развертки, фибоначчи

...р-числа Фибоначчи с ИОО при р=1, поскольку равновесная форма, форма с равным числом единиц и нулей, р-чисел Фибоначчи с ИОО возможна только при единичном значении параметра р.Особый .интерес среди равновесных кодовых представлений имеют кодовые представления с высокими спектральными и самосинхронизирующимися параметрами, обладающие ограничениями на длину подряд идущих одноименных символов, количество которых не превышает трех, а также ограничениями на начальную и конечную часть кодовых представлений.При этом приняты возможные старшие разряды (начальная часть) кодовых представленийРазряд пп - 1 и -.2Значение 1 1. 01 0и возможные младшие разряды (конечная часть) кодовых представленийРазряд 3 2 1Значение0 1.1 0Данные кодовые...

Номер патента: 1427577

Опубликовано: 30.09.1988

Авторы: Гриб, Дудкин, Ткаченко

МПК: H03M 13/23

Метки: кодов, минимальной, приведения, фибоначчи, форме

...в единичное значение, а через элемент И 23 блока 1 1-го разряда и элементы ИЛИ 26, И 21 и ИЛИ 28 переводят триггеры 16 блоков 1 (1-1)-го и (1-5)-го разрядов в нулевое состояние. Обнуле ние триггеров 16 блоков 1 свертки (-2)-го и (-3)-го разрядов производится с помощью сигнала, поступающего на вход обнуления триггера 16 через элементы ИЛИ 27, И 22 и ИЛИ 28 блока 1 соответствующего разряда. Выходной код снимается с выходов 2 блоков 1. Формула и э обре т е н и я 1, Устройство приведения кодовФибоначчи к минимальной форме, содержащее и блоков свертки (и - разрядность кода), первый выход -го блокасвертки (1=1п) является 1-м информационным выходом устройства и соединен с первым входом (1+1)-го блокасвертки и вторым входом (1+2)-го блока...

Номер патента: 1432788

Опубликовано: 23.10.1988

Авторы: Банкет, Угрелидзе

МПК: H03M 13/23

Метки: информации, кодирования, передачи

...на вход поступает 1, и -1, если на вход поступает О. При поступлении символа 1 на вход модулятора 9 он выдает сигнал одной определеннои частоты и начальной фазы, а при поступлении -1 - сигнал другой частоты. Полученные ЧМ-НФ-сигналы передаются в канал 5. Схема фиг.16 работает аналогичным образом, только там скорости коммутации коммутаторов 1 и 3 находятся в соотношении 3:4,поэтому скорость передачи К=З/4. При таком способе кодирования помехоустойчивость передаваемогосигнала не снижается. Рассмотрим вариант кодирования для индекса модуляции 0=0,5. Помехоустойчивость определяется расстоянием между сигналами с 1, поэтому достаточно показать, что при данном способе расстояние между сигналами не уменьшается,и определяется по слиянию...

Номер патента: 1432789

Опубликовано: 23.10.1988

Авторы: Замчевский, Звенигородская, Соляниченко, Стахов, Тарасова

МПК: H03M 13/23

Метки: двоичный, код, кода, фибоначчи

...появляется хотя бы одна иэзапрещенных комбинаций, на выходе дешифратора 5 появляется сигнал, свидетельствующий о нарушении формы представления входной кодовой посылки, иэтот сигнал поступает на контрольныйвыход 12 преобразователя, а также навход элемента ИЛИ 4, по которому происходит обнуление накапливающего сумматора 3, запись числа и/4. в счетчикб и повторная запись и-разрядной посылки 1-кода Фибоначчи в регистр 1.При правильной входной кодовой посылке в зависимости от установившегося кода на выходе блока 2 постояннойпамяти появляется двоичный эквивалент веса четырех разрядов 1-кода Фибоначчи с ИОО, который поступает навход накапливающего сумматора 3,Передним фронтом тактирующего импульса происходит запись...

Номер патента: 1438008

Опубликовано: 15.11.1988

Авторы: Замчевский, Золотарев, Сержанов, Соляниченко, Стахов

МПК: H03M 13/23

Метки: кодов

...в регистр 3и подается на первый вход сумматора2 и второй вход блока 5 сравнения кодов. Одновременно обнуляются регистры 14 и 15 и счетчик 18, а триггер,16 устанавливается в состояние единицывНа третьи входы блока 4 памяти поступает нулевой адрес, по которомузаписан двоичный эквивалент десятого 38008 4 0 0 1 1 0 0 Регистр 3Блок 4 памяти(первые вы 1 0 0 1 1 ходы)Е 1 1 1 1 1По переднему фронту импульса с выхода элемента ИЛИ 8 результат операции сложения записывается в регистр 3Первый такт преобразования закончен. Следующие такты преобразования осуществляются аналогично. Для наглядности пример преобразования числа +12 представлен в виде табл.1По окончании пятого такта работы преобразователя в регистрах 14 и 15 будет сформирован...

Номер патента: 1439751

Опубликовано: 23.11.1988

Авторы: Ваховский, Козлюк, Лужецкий, Попович, Стахов

МПК: H03M 13/23

Метки: двоичного, код, кода, фибоначчи

...вход значения старших разрядов входного кода на его выходе формируется в 40 двоичной форме код остатка от преобразования этой информации в код Фибоначчи, содержащегося в 1 младших разрядах кода Фибоначчи, При этом значение параметра 1 выбирается из условия Ц(1-3)ъ 2 -2. Код остатка с выхода блока 3 постоянной памяти поступает на вторые входы сумматора 2, на выходе которого формируется код суммы остатка и входной величины, содержащеися в ш младших разрядахн50 входного кода. Код с выхода сумма" тора 2 поступает на,входы третьего блока 5 постоянной памяти. Блок 5 закодирован таким образом, что при подаче на его вход двоичного кода55 разрядностью 1 одц(1+1) +1 на его выходе формируется соответствуюший код Фибоначчи 1 младших разрядов...

Номер патента: 1443180

Опубликовано: 07.12.1988

Авторы: Королев, Купеев, Овсянников, Чуйко

МПК: H03M 13/23

Метки: декодер, кода, пороговый, сверточного

...количествастираний, поступивших на вход декодера, Интервал анализа выбран равныйдлине кодового ограничения используемого сверточного кода, Второй формирователь 20 интервала анализа реализуется по такому же принципу какпервый формирователь 18 интервала анализа, отличие состоит только лишь вфиксируемой длине интервала анализа35 Рассмотрим алгоритм работы порогового декодера. В соответствии с алгоритмом формирования кодовых символов кодовые символы последовательностей Т(1(0) и ТО) поступают на5входы распределителей 1 и 8 соответственно первого и второго каналовдекодирования, где производится ихдекодирование в соответствии с клас-, 10сическим алгоритмом порогового декодирования.С выходов корректоров 5 и 12 каждого канала декодирования...

Номер патента: 1467753

Опубликовано: 23.03.1989

Авторы: Евтихиев, Ковач, Корнеев, Пучков, Таубкин

МПК: H03M 13/23

Метки: декодирования, кода, сверточного

...наименьшей длины лежит на оптимальном пути и соответ 5 1 О 15 20 25 30 35 40 45 50 55 ствует правильно декодированной информации. Поик этого бита информации можно назвать процессом предварительного поиска. Этот процесс представляет собой обратное движение по решетчатой диаграмме сверточного кода, начиная с самых новых, и старым битам по пути наименьшей длины, Проводя этот процесс, можно определить конец (со стороны новых битов) оптимального пути.Сохраняя в памяти информацию о переходах длиной В, предшествующих концу отрезка оптимального пути, можно, начиная обратное движение по решетчатой диаграмме, восстановить со стороны новых битов отрезок оптимального пути длиной В, Этот процесс движения назад по диаграмме сверточного кодера...

Номер патента: 1478340

Опубликовано: 07.05.1989

Авторы: Ваховский, Козлюк, Лужецкий, Стахов

МПК: H03M 13/23

Метки: р-кодов, фибоначчи

...по модулю две,При этом блок фиксации сбоев вырождается в двухвходовый элемент И,Для р = 2 ошибочными являются серииединиц на выходах линейки схем свертки по модулю два с числом единиц,отличных от числа два,При р = 2 устройство работает сле-дующим образомПусть в триггерах 1,1-1,7 записанаисходная кодовая комбинация 1011010.На выходах схем свертки по модулюдва установлен код 011011. При этомсигнал ошибки на выходе логическогоэлемента ИЛИ 4 отсутствует, Еслиисходная комбинация имеет вид 0011010(ошибка в младшем разряде), на выходах схем свертки по модулю два 2.12,6 устанавливается код 111011. Прнэтом о наличии ошибки свидетельствует единичный потенциал на выходахсхемы свертки по модулю два 2.1 иблока Фиксации сбоев 3,1.Предположим, что...

Номер патента: 1520669

Опубликовано: 07.11.1989

Авторы: Левин, Угрик

МПК: H03M 13/23

Метки: декодер, кода, сверточного

...в третьей - третий. После того, как в первой ячейке сегмента 1 Н регистра 10 окажется знак первого отрезка, на последовательном выходе регистра О формируется импульс, поступающий на один из входов второго элемента И 12. С приходом на второй его вход импульса с частотой Гтг /3, поступавшего от генератора 4, на выходе элемента И 12 формируется импульс, который является считывающим для сегмента 1 К, 2 С и ЗН в регистре 10. В этот момент в сегменте 1 К находятся два знака конца первого отрезка, в сегменте 2 С - два знака сере 1520669дины второго, в сегменте ЗК - два знака конца третьего отрезка. Эти знаки считываются в компараторы 20 акали- затора 14 текущего индекса декодиро 5 ;вания, где происходит их сравнение между собой по...

Номер патента: 1532931

Опубликовано: 30.12.1989

Авторы: Апальков, Горожин, Лукашевич, Петренко, Романкевич

МПК: G06F 11/00, H03M 13/23

Метки: информации

...1 устройтва. функционирование узла 9 суммиования по модулю два осуществляетсяоод действием сигналов, поступающихс выхода триггера 12, на тактовыйвход которого в режиме конроля поступают импульсы с тактового входа 15,В случае правильной входной информации и правильном функционировании 20.устройства на выходе узла 11 суммирования по модулю два формируется аль,тернативная последовательность вида10101010. При этом пара сигналов:1.0 является реакцией на один входнойвектор,Любая последовательность сигналов,на выходе узла 11 суммирования по модулю два, отличная от альтернативнойпоследовательности, свидетельствуето наличии ошибки во входной информации или неисправности устроиства.мПоявление некодового вектора навходах 1 и 2 устройства, вызывает...

Номер патента: 1547081

Опубликовано: 28.02.1990

Авторы: Вахтин, Емельчев, Черненко

МПК: H03M 13/23

Метки: исправления, ошибок

...а в й-ю строку - второйсимвол, цля записи в матрицу памятиБФПО информации в указанной последовательности необходимо, чтобы управляющие импульсы из Формирователей15 в буферный накопитель поступалие той же самой последовательности.В указанном примере сигналы логической единицы имеют место на входах элементов 14.1,п, 14,2,1,14.с.2. Тактовый импульс с последнего выхода распределителя 3 черезблок 8 задержки опрокидывает триггер10, сигнал логической единицы с прямого выхода которого поступает навход элемента И 11. Тактовые импульсы через элемент И 11 подаются навход распределителя 12 импульсов,первый тактовый импульс появляетсяна первом выходе распределителя 12,а следовательно, и на вторых входахэлементов И 14 первой строки матрицы13....

Номер патента: 1557685

Опубликовано: 15.04.1990

Авторы: Замчевский, Золотарев, Соляниченко, Стахов, Тарасова

МПК: H03M 13/23

Метки: кода

...выходов счетчика 7, На старшийадресный вход элемента 16 поступитсигнал с тактирующего входа (см,фиг,2). По сформированному новому ад-ресу произойдет выборка очередноговеса кода ИОО (см, табл.1), которыйпоступит на вторую группу входов блока 4. Далее процесс преобразованияповторится, как и в первом такте преобразования,Если разрядность выходной кодовойпосылки равна ш, то необходимо а/2тактов преобразования, так как накаждом такте преобразования формируется два разряда а и а . выходной1кодовой посылки, поэтому счетчик 7должен считать до а=ш/2, Тогда разрядность счетчика 7 определяется поформуле 131 о 8( )1Таким образом, по приходу последнего, тактирующего импульса ТИ с входа 11 счетчик 7 примет значение ш/2и на его выходе переполнения...

Номер патента: 1578813

Опубликовано: 15.07.1990

Авторы: Гуменюк, Замчевский, Соляниченко, Стахов

МПК: H03M 13/23

Метки: кодов

...1 поступает насчетный вход вычитающего счетчика 10,что ведет к уменьшению двоичного весаего состояния па единицу, а также поступает на выход 15 блока 2 управленияТактовьп импульс, поступающий свыхода 15 блока 2 управления на вход3 блока 3 определения признаков, кото-црыл соединен с С-входами 0-триггеров20 и 21, ведет к записи в них сигналов, установленных на П-входах, т.е.Э-триггер 20 принимает единичное состояние (признак ПООщ 1 ПОО=О), аВ-триггер.21 принимает нулевое состояние (признак П 10=0, П 10=1),Тактовьп импульс, поступающий свыхода 15 блока 2 управления на второй вход сдвигового регистра 1, ведетк одновременным: сдвигу информациив регистрах право на один разряд,чтоэквивалентно сдвигу входного кода на2 разряда за один...

Номер патента: 1580567

Опубликовано: 23.07.1990

Авторы: Глушков, Приходько, Снисаренко, Сорока, Столяров

МПК: H03M 13/23

Метки: кода, кодек, несистематического, сверточного

...два, в котором покомпонентно сравниваются с последовательНкостью М(х)(Р + Р ), поступающейна третий вход вычислителя б с второго выхода декодера 12, т.е, 25+Р,(х) Р (х О.35Таким образом, если в канале 3связи ошибок невозникло, то в регистр 37 сдвига анализатора 9 синдрома записывается нулевой синдром, т.е.Я(х)=О. Одновременно.с этим последовательности вида (1) поступают напервый и второй входы блока 8 (сумматоры 35, 36 по модулю два), на третий и четвертый входы которого пОступают последовательности М(х) Р (х)и М(х) Р(х) с выходов декодера 13(на фиг,2 у декодера 13 первый и второй выходы объединены). На первом ивтором выходах блока 8 формируются 0 последовательности ортогональногонесистематического сверточного кодаИ(х)Ро, ,х) и М(х)-Р...