Устройство приведения кодов фибоначчи к минимальной форме

,801427577 М 13/12 51 4 НИЕ ИЗОБРЕТЕНИЯОМУ СВИДЕТЕЛЬСТВУ И К АВТОР ССС 198 вычи ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО;ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(54) УСТРОЙСТВО ПРИВЕДЕНИЯ КБОНАЧЧИ К МИНИМАЛЬНОЙ ФОРМЕ(57) Изобретение относится к тельной технике и может б зовано для приведения код ных систем счисления к ми форме. Целью изобретения расширение области примен приведения к минимальной двоичной избыточной систе ния. Устройство содержит ки, каждый иэ которых нме 2 и 3, входы 4-15 и содер 16, элементы И 17-22, элеи-28. 1 з.п.ф-лы, 2 ил. ыть испольов избыточнимальной является ения за счет форме кодов мы счислеблоки свертет выходы жит триггер менты ИЛИИзобретение относится к вычислительной технике и может быть использовано для приведения кодов избыточных систем счисления к минимальной форме5Целью изобретения является расширение области применения за счет приведения к минимальной фбрме кодов двоичной избыточной системы счисления.На фиг.1 приведена функциональная 10 схема устройства; на фиг.2 - схема блока свертки.Устройство содержит блоки 1 свертки, каждый блок свертки имеет первый и второй выходы 2 и 3, первый - одиннадцатый входы 4-15, каждый блок свертки - триггер 16, элементы И 17- 22, элементы ИЛИ 23-28.Устройство работает следующим образом. 20В начальном состоянии триггеры 16 блоков обнулены. Входной код подается на входы 11 блоков 1, единичные информационные сигналы поступают через элементы ИЛИ 24 на счетные входы триггеров 16 соответствующих разрядов и переводят их в единичные состояния, При подаче разрешающего сигнала на входы 8 блоков 1 осуществляется свертка кодов Фибоначчи. При этом с,помощью элемента И 17 в каждой группе из30 трех смежных разрядов выделяются комбинации типа 110 и при наличии подобной комбинации на выходе элемента И 16формируется единичньй сигнал, который, проходя через элемент ИЛИ 24, поступает на счетный вход триггера 16 и переводит его в единичное состо" яние. Этот же сигнал через элемент ИЛИ 23 поступает на выход 3 блока и далее на входы 6 и 7 блоков 1 свертки младших разрядов, в которых он проходит через элементы ИЛИ 25, И 20, ИЛИ 28 и обнуляет триггер 16, В результате кодовая комбинация 110 в трех смежных разрядах переходит в комбинацию 001.При приведении кодов в двоичной избыточной системе счисления разрешающие сигналы попеременно подаются на входы 9 и 10 блоков 1. В результа те этого с помощью элементов И 18 выделяются кодовые комбинации, когда значение -го разряда .нулевое, а значения (1-1)-го и (-5 )-го разрядов единичные, С помощью элемента И 19 55 выделяются комбинации, когда значение -го разряда нулевое, а значения (1-2)-го и (1-3)-го разрядов единичные. Лалее сигналы с выходов элементов И 18 и 19 через элемент ИЛИ 24 переводят триггер 16 д-го разряда в единичное значение, а через элемент И 23 блока 1 1-го разряда и элементы ИЛИ 26, И 21 и ИЛИ 28 переводят триггеры 16 блоков 1 (1-1)-го и (1-5)-го разрядов в нулевое состояние. Обнуле ние триггеров 16 блоков 1 свертки (-2)-го и (-3)-го разрядов производится с помощью сигнала, поступающего на вход обнуления триггера 16 через элементы ИЛИ 27, И 22 и ИЛИ 28 блока 1 соответствующего разряда. Выходной код снимается с выходов 2 блоков 1. Формула и э обре т е н и я 1, Устройство приведения кодовФибоначчи к минимальной форме, содержащее и блоков свертки (и - разрядность кода), первый выход -го блокасвертки (1=1п) является 1-м информационным выходом устройства и соединен с первым входом (1+1)-го блокасвертки и вторым входом (1+2)-го блока свертки, второй выход -го (=1,,и) блока свертки соединен с третьим входом (-1)-го блока сверткии четвертым входом (-2)-го блокасвертки, объединенные пятые, шестыеи седьмые входы блоков свертки являются соответственно первым, вторыми третьим управляющими входами устройства, восьмой вход каждого блокасвертки является соответствующим информационным входом устройства, о т:."л и ч а ю щ е е с я тем, что, с целью расширения области применения засчет приведения к минимальной форме кодов избыточной системы счисления, девятый вход (1-5)-го блокасвертки объединен с дейятым входом(1-3)-го блока свертки и подключенко второму выходу -го блока свертки,одиннадцатый вход (1+5)-го и двенадцатый вход (+3)-го блоков сверткиподключены к первому выходу -го блока свертки,2. Устройство по п.1, о т л ич а ю щ е е с я тем, что блок свертки содержит триггер, элементы И иэлементы ИЛИ, пряяой выход триггераподключен к первому выходу блокасвертки, инверсный выход триггераподключен к объединенным первым входам первого, второго и третьего эле1427577 Фиг.1 Составитель О,ЙеплоховТехРед М,Дидык Корректор Л.Пилипенко Редактор Н.Горват Заказ 4865/55 тираж 929 Подписное ВНИИПИ Гасударственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д, 4/5Производственно-полиграФическое предприятие, г. Ужгород, ул, Проектная, 4 ментов И, вторые входы которых объединены с первыми входами соответственно четвертого, пятого и шестогоэлементов И и подключены соответственно к пятому, шестому -и седьмомувходам блока свертки, третий и четвертый входы первого элемента И объединены с третьими входами соответственно второго и третьего элементовИ и подключены соответственно к первому и второму входам блока свертки,четвертые входы второго и третьегоэлементов И подключены соответственно к одиннадцатому и двенадцатомувходам блока свертки, выходы первого,второго и третьего элементов И соединены соответственно с объединеннымипервыми, вторыми и третьими входамипервого и второго элементов ИПИ, выход первого элемента ИЛИ подключен к второму выходу блока свертки, четвертый вход второго элемента ИЛИ подключен к восьмому входу блока свертки, а выход - к счетному входу триггера, первый и.второй входы третьегоэлемента ИЛИ объединены с первымивходами соответственно четвертого ипятого элементов ИЛИ и подключены соответственно к третьему и четвертомувходам блока свертки, вторые входычетвертого и пятого элементов ИЛИподключены соответственно к девятомуи десятому входам блока свертки, выходы третьего - пятого элементов ИЛИподключены к вторым входам соответственно четвертого - шестого элементовИ, выходы которых соединены с соответствующими входами шестого элемента ИЛИ, выход которого соединен свходом обнуления триггера,