Устройство для декодирования сверточного кода

,80121 3/12 4 0 928 Н ЕН ТВУ СССР КОДИРОВАНИЯ сится к эле ться ьзо ров по видеои ляет п ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ 9 ОТКРЫТИЙ ОПИСАНИЕ ИЗ К АВТОРСКОМУ СВИДЕТ(71 ) Харьковский ордена Ленина политехнический институт им. В.И. Ленина(56) Авторское свидетельство СССРВ 467484, кл. Н 04 Ь 1/10,Н 03 К 17/00, 1973.ьство1/10,Авторское свидетелФ 924888, кл. Н 04 ЬН 04 Ь 7/00, 1979,(54) УСТРОЙСТВО ДЛЯ ДСВЕРТОЧНОГО КОДА,системах .передачи цифформации. Изобретение высить достоверность поиска синхронизма за время, не превышающее длины кодового ограничения используемого сверточного кода. Устройствосодержит преобразователь последовательного кода в параллельный, блокзадержки, формирователи контрольного сигнала, анализаторы контрольногосигнала, блок коммутации и декодер.формирователь контрольного сигналасодержит триггеры и сумматоры по модулю два. Анализатор контрольногосигнала содержит регистры, мажоритарный элемент, регистр, дешифратор,генератор фазирующей последовательности импульсов, элемент ЗАПРЕТ,триггер, счетчик, элементы И и сумматор по модулю два. Блок комму-тации содержит группы элементов Ии элементы ИЛИ. 1 з.п. ф-лы, 4 ил.Изобретение относится к электросвязи и может быть использовано, например, в системах передачи цифровойвидеоинформации.Цель изобретения - повышениебыстродействия и надежности установления состояния циклового синхронизма устройства.На фиг.представлена структурная схема устройства для декодиро." .вания сверточного кода; на фиг. 2 -функциональная схема формирователяконтрольного сигнала; на фиг. 3функциональная схема анализатораконтрольного сигнала; на фиг. 4 -функциональная схема коммутационнойматрицы.Устройство для декодирования .сверточного кода содержит (фиг. 1)преобразователь 1 последовательногокода в параллельный, блок 2 задержки, формирователи 3 контрольногосигнала (синдрома), анализаторы 4контрольного сигнала (синдрома),блок 5 коммутации и декодер 6Формирователь 3 контрольного сигнала содержит (фиг. 2) триггеры 7 исумматоры 8 по модулю два.Анализатор 4 контрольного сигнала (фиг. 3) содержит регистры 9, мажоритарный элемент 10, регистр 11,дешифратор 12, генератор 13 фазирующей последовательности импульсов,элемент ЗАПРЕТ 14, триггер 15, счетчик 16, элементы И 17 и 18 и сумматор 19 по модулю два.Блок 5 коммутации содержит(фиг. 4) группы 20 элементов И 21и элементы ИЛИ 22 и 23,Блок 2 задержки может быть выполнен на регистрах сдвига и предназначен для задержки принимаемых информационных последовательностей на времявхождения в синхронизм.Анализаторы 4 контрольного сигна"ла предназначены для определенияистинных номеров принимаемых последовательностей.Блок 5 коммутации переключаетвходные кодовые последовательностии последовательности символов синдрома на соответствующие входы декодера 6 по управляющим сигналам санализаторов 4 синдрома.Декодер б декодирует пороговымметодом поступающие из блока 2 задержки информационные последовательностиУстройство работает следующим образом.На вход преобразователя 1 после довательного кода. в параллельный 5 из канала связи поступает последова тельность символов. Если прием начатв случайный момент времени, то максимальный . сдвиг истинных номеровпоследовательностей может оказатьсяравным четырем.(фиг. 1). Поэтому необходимо одновременно производитьпять попыток определения фазового положения путем формирования различных синдромов со сдвигом на один комер. Синдромы (С (Р), где 3.=15,формируются в формирователях 3,на входы которых поступают кодовые 45 50 данный результат будет также циклически сдвигаться по мере продвижения последовательности С(Р). Приполном исправлении ошибок в фазирующей последовательности и ее фазовомположении в регистре 11 это положе- .ние фиксируется дешифратором 12. Свыхода дешифратора 12 сигнал о фазовом положении поступает на единичный вход триггера 15 и инверсный вход 55 элемента ЗАПРЕТ 14. При этом триггер 5 переводится в единичное состояние и сигнал с его единичноговыхода поступает через выход аналикомбинации с преобразователя 1 со сдвигом номеров на единицу. В формирователях 3 (фиг. 2) выполняется операция умножения этих комбинаций на образующие полиномы с последующим суммированием. Сформированные синдромы (контрольные сигналы) поступают в анализаторы 4, где записываются в пять последовательно соединенных регистров 9 памяти. Длина каждого регистра 9 равна длине фазирующей последовательности Р(Р), а общая длина равна примерно длине синдрома, формируемого за время, равное кодовому ограничению. Так как выходы последних разрядов регистров 9 35 через мажоритарный элемент 1 О связаны с входом регистра 11, то при последовательном прохождении через них последовательности синдрома, в .регистр 11 будет записываться резуль тат мажоритарной обработки пяти повторений фазиру ощей последовательности, искаженных символами последовательности 8(Р), сформированный по критерию "три из пяти"При этомзатора 4 синдрома на управляющий вход блока 5 коммутации (фиг, 1 ), который перераспределяет соответствующим образом входные кодовые последовательности; поступающие в декодер 6 с выходов блока 2 задержки. Этот же сигнал с прямого выхода триггера 15 поступает на первый вход элемента 17 (фиг. 3), разрешая прохождение синхроимпульсов тактовой частоты на счетный вход счетчика 16 и на вход генератора 13 фазирующей последовательности. При этом счетчик 16, емкость которого равна числу разрядов фазирующей последовательности Р(0), выдает импульсы переполнения на прямой вход элемента ЗАПРЕТ 14. Если фазовое положение установлено правильно, то сигнал на выходе дешифратора 12 будет появляться с периодом повторения фазирующей последовательности и, поступая на инверсный вход элемента ЗАПРЕТ 14, будет запрещать прохождение импульса переполнения на нулевой вход триггера 5. Таким"образом, при подтверждении фазового положения дешифратора 2 с частотой, равной периоду следования фазовой последовательности, триггер 15 будет оставаться в единичном состоянии. Кроме того, синхроимпульсы с выхода элемента И 17 поступают в генератор 13 фазирующей последовательности, обеспечивая вьдачу генератором 13 .фазирующей последовательности Р(Р) на первый вход сумматора 19 по модулю два, на второй вход которого поступает синдром С(Р) с выхода последнего регистра 9. Сумматор 19 вычитает фазирующую последовательность из синдрома и на его выходе появляются символы последовательности Я(0), которые через элемент И 18, открытый сигналом с единичного выхода триггера 15, поступают на вход блока 5 коммутации, который выдает их в декодер 6 для коррекции ошибок в информационных последовательностях;Если в процессе приема информации происходит вставка или выпадение некоторого числа символов, не кратного 1 пяти, установленная цикловая синхронизация нарушится, т.е. истинный синдром будет теперь формироваться в другом формирователе 3 синдрома. В этому случае анализатор 4 синдрома, который вьделял до момента сбоя синхронизма истинный синдром, обнаруживает сбой синхронизма за время, непревышающее Ид/2, так как при заполнении трех и более регистров 9 синд рома последовательностями,не равнымиистинному значению С(Р), последовательность Р(0) дешифратором 12 обнаружена не будет. Это приведет к,тому, что во время поступления оче О редного импульса переполнения сосчетчика 6, элемент ЗАПРЕТ 14 оста.нется открытым и триггер 15 будетпереведен в нулевое положение. Приэтом исчезновение сигнала на его 15 прямом выходе приведет к тому, чтоблок 5 коммутации прекратит вьдачув декодер 6 входных информационныхпоследовательностей, закроется элемент И 18, запрещая прохождение синд.= 20 рома на вход блока 5 коммутации, изакроется элемент И 17, запрещая прохождение синхроимпульсов на входысчетчика 15 и генератора 13 фазирующего сигнала. Единичный сигнал, по являющийся при этом на инверсном выходе триггера 15, устанавливает генератор 13 и счетчик 16 в исходноесостояние.Если причиной сбоя синхронизма 30 быпи вставки или выпадения символов,приводящие к нарушению узловой синхронизации, то не позднее, чем черезИ д символов с момента возникновениясбоя истинный синдром будет вьделенв одном из четырех анализаторов 4синдромов, в которых ранее было зарегистрировано отсутствие синхронизма. При этом процесс опознания нового истинного синдрома будет происходить аналогично как и в предьдущемслучае, после чего блок 5 коммутации перераспределит входные информационные последовательности с выходов блока 2 задержки, в соответствии 45 с номерами входов декодера 6, Информационные последовательности поступают с выходов блока 2 задержки насоответствующие входы групп 20. элементов И 21. Вторые входы групп 20элементов И 2 соединены с управляющими выходами анализаторов 4 синдромов. При опознании в одном иэ анализаторов 4 синдромов истинного синдрома на один из входов блоков 5 ком мутации поступает. управляющий сигнал, открывающий соответствующиеэлементы И 21. При опознании истинного синдрома на один из синдромныхвходов блока 5 коммутации поступает последовательность символом синдрома Б(0), которая через элементИЛИ 23 поступает на декодер 6. При 5 обнаружении сбоя синхронизма управляющий сигнал на управляющем входе блока 5 коммутации и символы синдрома Б(0) на его синдромном входе исчезают и выдача информационных последовательностей на входы декоде-ра 6.прекращается. Как только в другом анализаторе 4 синдрома, соответствующем новому распределению входных последовательностей, будет опознан истинный синдром С(0), на другом управляющем входе блока 5 коммутации появится управляющий сигнал, а на другом синдромном входе блока 5 появится последовательность Б(0), 20 которая с вновь перераспределенными входными последовательностями будет подаваться на соответствующие входы декодера 6.Предлагаемое устройство позволяет с бЬльшей достоверностью по сравнению с.известным осуществлять поиск фазового положения за время, не превьппающее длины кодового ограничения И используемого сверточного З 0кода.Кроме того, изобретение позволяет производить синхронизацию высокоскоростных сверточных кодов, использующих пороговое декодирование со 35 скоростями передачи Н=(п)/попри п 2, в то время, как известное устройство применимо для ограниченного класса сверточных кодов со скоростью передачи В=1/2 и требует значитель но большего времени вхождения в синхронизм,формула изобретения451. Устройство для декодирования снерточного кода, содержащее преобразователь последовательного кода в параллельный, вход которого является информационным входом устройства, 50 выходы преобразователя последовательного кода в параллельный соединены с соответствующими входами блока задержки, и декодер, выход которого является выходом устройства, о т л и ч а ю щ е е с я тем, что, с целью повьппения быстродействия и надежнос- . ти устройства, н него введены формиронатели контрольного сигнала, анализаторы контрольного сигнала и блоккоммутации, соответствующие входыформирователей контрольного сигналаобъединены и подключены к соответствующим выходам преобразователя последовательного кода в параллельный,выходы формирователей контрольногосигнала соединены с первыми входамисоответствующих анализаторон контрольного сигнала, вторые входы которых объединены и являются синхронизирующим входом устройства, первыеи вторые выходы анализаторов контрольного сигнала и выходы блока задержки соединены соответственно спервыми, вторыми и третьими входамиблока коммутации, первый и второйныходы которого соединены с соответ-ствующими информационными и управляю;щим входами декодера. 2. Устройство по п. 1, о т л и - ч а ю щ е е с я тем, что анализатор контрольного сигнала содержит ре гистр, мажоритарный элемент, группу регистров, дешифратор, генератор импульсов, элементы И, сумматор, счетчик, триггер и элемент ЗАПРЕТ, выход каждого регистра группы соединен с входом каждого последующего регистра группы и соответствующим входом мажоритарного элемента, выход мажоритарного элемента соединен с входом регистра, выходы которого соединены с соответствующими входами дешифратора, выход дешифратора соединен с входом установки в "1" триггера и инверсным входом элемента ЗАПРЕТ, выход элемента ЗАПРЕТ соединен с входом установки в "О" триггера, прямой и инверсный выходы триггера соединены соответственно с объединенными первыми входа- . ми первого, второго элемента И и с объединенными входом установки в "О" счетчика и входом установки в исходное состояние генератора импульсов, выход генератора импульсов соединен с первым входом сумматора, второй вход которого подключен к выходу последнего регистра группы регистров, выход сумматора соединен с вторым. входом первого элемента И, выход второго элемента И соединен с сиихронизирующим входом генератора импульсов и счетным входом счетчика, выход счетчика соединен с прямым входом элемента ЗАПРЕТ, вход первого регистра группы регистров, второй вход второго элемента И, прямой выход триггера и выход первого элемента И являются соответственно первым,вторым входами, первым и вторым вы-ходами анализатора контрольного сигнала.1213491 дактор Н. Данкулич одпн удаам и ос тная или Закаэ 782(58.ВНИИПИпо113035 Составитель М. НикуленковТекред С.Мигунова Корректор Е. Ро Тираж 516твенного комитета СС бретений н открытий Ж, Раушская наб. Патент", г, Ужгород, ул