Устройство для приема и обратного кодирования информации
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 1213493
Авторы: Гасумян, Хацкелевич
Текст
СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК И) 4 С 08 С 19/28 САНИЕ ИЗОБРЕТ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ,асум СССР ОБРАТэлектропридированОСУДАРСТЪЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(54) УСТРОЙСТВО ДЛЯ ПРИЕМА ИНОГО КОДИРОВАНИЯ ИНФОРМАЦИИ(57) Изобретенйе относится ксвязи и может использоватьсявосстановлении информации, к,801213493 ной сверточным перфорированным кодом.Изобретение позволяет повысить быст"родействие устройства за счет того,что восстановление производцтся рекуррентным методом, устройство содержит переключательключи, регистры,блоки задержки, блок сумматоров, регистры, блоки сумматоров по модулюдва, счетчики, блок управления и .переключатель. Блок сумматоров содержит сумматоры по модулю два и элементы НЕ. Блок управления содержит элемент йостоянной памяти, элементысравнения, элементы И, шифратор иформирователь импульсов. 1 з,п. ф-лы. Ф3 ил.О 5 20 25 30 Изобретение относится к электросвязи и может быть использовано в системах контроля передаваемой информации при восстановлении информа-. ции, кодированной сверточным перфорированным кодом.Цель изобретения - повышение быстродействия устройства.На фиг.приведена структурная схема устройства для "приема и обратного кодирования информации; на фиг. 2 - функциональная схема блока сумматоров (вычислителя);на фиг. 3 - то же, блока управления.Устройство для приема и обратного кодирования информации (фиг. 1) содержит переключатель 1, ключи 2 и 3, регистры 4 и 5,блоки 6 и 7 задержки, блок 8 сумматоров (,вычислитель), регистры 9,и 10, блоки 11 - 14 сумматоров по модулю два, счетчики 15 и 16, блок 17 управления и переключатель 18.Блок 8 сумматоров (вычислитель) фиг. 2) содержит сумматоры 19 - 33 по модулю два и элементы НЕ .34 - 37.Блок 17 управления 1 фиг. 3) содержит элемент 38 постоянной памяти, элементы 39 и 40 сравнения, элементы И 41 - 43 , шифратор 44 и формирователь 45 импульсов,Устройство работает следующим образом. На вход переключателя 1 поступает входной сигнал, представляющий последовательность двоичных кодовых символов, Переключатель 1 разделяет входную последовательность символов на две последовательности Б 1 и Б 11 сбответствующие двум генераторным полиномам сверточного кода с учетом правила перфорации (выкалывания или стирания символов), выбранного для данного перфорированного сверточного кода. Индекс д обозначает порядковый номер временного, интервала, в котором появляется символ Б 1, .В начальный момент времени ключи 2 и 3 открыты на время, пока регистры 4 и 5 не заполняются. По заполнении регистров 4 и 5 содержимое их подается на вычислитель 8, который определяет сигналы начальной установки для регистров 9 и 10.Последовательность информационных символов обозначена через а 11, где- порядковый номер символа. 35 40 45 50 55 Тогда кодовый символ Б;,1 определяется как Б;, =1 а;3 С, (х)=а;еа 9 а;-зла; ц да; .Из последнего уравнения следует, что если известны информационные символы а;,-а, а также принимаемые безошибочно кодовые символы Б; 1, то можйо составить рекуррент-.ное уравнение для определения информационной последовательности а =а, О+а-э 9 а, Эа;О+Б;, . ( ) По последовательностям кодовых символов Б, где 1=1,2,3, и,Б; , где 1.=1,4,7, путем составле 1ния и решения системы алгебраических уравнений однозначно определить пять последовательных информационных символа невозможно. Условно определяются пять информационных символов в предположении известного значения шестого символа. Поскольку данныйсимвол может иметьтолько два значения О и 1, то длякаждого из этих значений можно определить набор информационных символов по следующим уравнениям: О 1=э,185,80-ц. п 1=Ж+1,165 на,1 Ь+з,фБэдфа;-ц, +1 5+3,19 1+3 д+51+)0+81+5,151+6 151+уЕЖ+8,15+э,195 эдф 1-51,151 дЭБ; Ь 19 Б+ар+а-ц 1ф + ЭБеБ ЮБ 2 еБ; Б; т+а;.,Полагая, что а 1, =0 и а; =1,получаем два набораа; а;, а 1,а+, а+э иааа;, а а;+начальных информационных символов,иэ которых один является истинным.Решение укаэанных уравнений путемсуммирования по модулю два набораканальных символов производится ввычислителе 8, функциональная схемакоторого приведена на фиг. 2.В результате решения рекуррентного уравнения (1) с двумя разныминачальными условиями получаютсядве разные информационные последовательности. Решение рекуррентногоуравнения производится на регистре9 с обратной связью через блок 11сумматоров по модулю два, на который через блок 6 задержки поступаюткодовые символы Б; от переключателя 1. На выходе блока 11 сумматоровформируется кодовая последовательность, которая поступает на вход регистра 9. Аналогично соединены регистр 10 и блок 12 сумматоров по модулю два, на которых производится решение рекуррентного уравнения (1 ) с другими начальными условиями.Выходные кодовые последовательности с блоков 11 и 12 сумматоров подаются на переключатель 18,. а также на входы блоков 13 и 14 сумматоров,. на которые также поступают кодовые последовательности с регистров 9 и 10 и от переключателя 1 через блок 7 задержки кодовые символы Б; . Так как кодовые последовательносги с регистров 9 и 1 О на блоки 2 и 14 сумматоров соответствуют генераторному полиному Сг (Х), то при правильной информационной последовательности на входе, на выходе одного из блоков 13 и 4 сумматоров будут одни нули в то время, как на выходе другого появятсяи единицы, которые указывают на ошибки.Выходы блоков 13 и 4 сумматоров через счетчики 15 и 16 ошибок под-; ключены к блоку 17 управления. Блок 17 управления проводит сравнение с некоторым порогом, хранящимся в блоке 38 памяти, показаний . е и В соответственно счетчиков 13 и 14. По. результатам сравнения выдаются следующие сигналы: о ( П; р П- сигнал управления на переключатель 18 для выдачи информации с блока 11 сумматоров,оП; Р ( П - сигнал управления на переключатель 18 для выдачи информации с блока 12 сумматоров, фП; ф )П - управляющий сигнал на переключатель 1 и одновременно сигнал открытия ключей 2 и 3 на время, необходимое для заполнения регистров 4 и 5, запрет .выдачи информации.Переключатель 1 входную кодовую последовательность преобразует в две последовательности Б и Б 1,а, соответствующие двум кодовым полиномам С 4(Х) и С(Х). Так как последовательность Б; представляет перфорированную (выколотую) кодовую последовательность, то на выход переключателя 1 символы подаются с периодом, равным перйоду ветви кода.Начало ветви (узловая синхронизация ) устанавливается путем последовательного сдвига на такт (или пропуска такта)тактовой сетки переключателя 1 по уйравляющему сигналублока 17 управления.Таким образом, при отсутствии 5 ошибок в канальных символах устройство. безошибочно 1.: выдает на вьход;информационную последовательность.При наличии даже одиночных ошибокв канальной последовательности 10 . Б , за счет того, что восстановление информации производится рекур рентным методом - регистром 9 с об-,ратной связью через блок 11 сумматоров (ипи соответственно 10 и 2), 5 происходит последовательное накопление ошибок в счетчиках 15 или 16,что фиксируется блокбм 17 управленияОдиночная ошибка в канальной 20 последовательности будет зафиксирована .в счетчиках 15 и 6 как одиночная ошибка.Ф о р м у л а и з о б р е т е н и. я251. Устройство для приема и обратного кодирования информации, содержащее первый переключатель, информационный вход которого является З 0 входом устройства, первый выходпервого переключателя соединен через первый блок задержки с первымвходом первого блока сумматоров,второй выход первого переключателя З 5 соединен через второй блок задержкис первым входом второго блока сумматоров, о т л и ч а.ю щ е е с ятем, что, с.целью повышения быстродействия,в него введены ключи, ре гистры, счетчики, блок управления,третий, четвертый, пятый блоки сум. маторов и второй переключатель,информационные входы первого и вто- ,рого ключей подключены соответствен 45 но к первому и второму выходам первого переключателя, выходы первогои второго ключейсоединены с входа"ми.соответственно первого и второгбрегистров, выходы первого и второго 50 регистров соединены соответственнос первыми и вторыми входами третьего блока сумматоров, первые и вторыевыходы третьего блока сумматоров сое;,динены с первыми входами соответствен но третьего и четвертого регистров,первые и вторые выходы третьего ре гистра соединены с вторыми входамисоответственно первого и второго бло 1213493ков сумматоров, выход первого блокасумматоров соединен с вторым входомтретьего регистра, третьим входомвторого блока сумматоров и первыминформационным входом второго переключателя, первые и вторые выходычетвертого регистра соединены спервыми входами соответственно четвертого и пятого блоков сумматоров,вторые входы которых подключены квыходам соответственно первого ивторого блоков задержки, выход четвертого блока сумматоров соединен свторым входом четвертого регистра,третьим входом пятого блока сумматоров и вторым информационным входом второго переключателя, выходывторого и пятого блоков сумматоровсоединены соответственно через первый и второй счетчики с первым ивторым входами блока управления, первый, второй и третий выходы блокауправления соединены соответственнос управляющим входом первого переключателя, объединенными управляющими входами первого и второго ключейи управляющим входом второго переключателя, выход второго переключателя является выходом устройства. 2. Устройство по п. 1, о т л и -ч а ю щ е е с я тем, что блок управления содержит элемент памяти, эле-5 менты сравнения, элементы И, шифратор и формирователь импульсов, выход элемента памяти соединен с первыми входами первого и второго элементов сравнения, первый и второй 10 выходы первого элемента сравнениясоединены соответственно с первым входом первого элемента И и объединенными первыми входами второго и третьего элементов И, первый и вто рой выходы второго элемента сравнения соединены соответственно с объединенными вторыми входами первого и второго элементов И и вторым входом третьего элемента И, выходы первого 20 и третьего элементов И соединенысоответственно с первым и вторым входами шифратора, выход второго элемента И соединен с входом формирователя импульсов, вторые входы 25 первого и второго элементов сравнения являются соответственно первым и вторым входами блока управления,.. выходы второго элемента И, формиро- .вателя импульсов и шифратора являют ся соответственно первым, вторым итретьим выходами блока управления.23493 З,З) 8 п в Зв е фаг 47 реиюир Л 7 рекюе ЭЮЮ ешетник ( 82 8 Тираж 516НИИПИ Государственного комите по делам изобретений.и откры 3035, Москва, Ж, Раушская к ПодписноеСССР аб., д. 4/5 Патент", г. Ужгород, ул. Проектная,Составитель М. НикуленковРедактор Н. Гунько Техред С,Мигунова Коррект
СмотретьЗаявка
3778953, 31.07.1984
ПРЕДПРИЯТИЕ ПЯ Г-4149
ХАЦКЕЛЕВИЧ ЯКОВ ДАВЫДОВИЧ, ГАСУМЯН КОНСТАНТИН АЛЕКСАНДРОВИЧ
МПК / Метки
МПК: G08C 19/28, H03M 13/23
Метки: информации, кодирования, обратного, приема
Опубликовано: 23.02.1986
Код ссылки
<a href="https://patents.su/5-1213493-ustrojjstvo-dlya-priema-i-obratnogo-kodirovaniya-informacii.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для приема и обратного кодирования информации</a>
Предыдущий патент: Устройство для адаптивного мажоритарного декодирования фазирующих сигналов
Следующий патент: Устройство для приема кодовой информации
Случайный патент: Устройство для измерения взаимного перемещения нодушек прокатных станов