Разрядный формирователь

ОП ИСАНИ Е ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советаиз Социалистически РеспублнЗависимое от а вт, свидетельства Кэ -М, Кл, 6 11 с 7/ОО Заявлено 21.Х 11.1970 ( 1606562,18-24)с присоединением заявки %в омитет по делаю иоритет -изобретениб и открыти при Совете Министров СССРДК 681,327.11(088.8) Опубли кова но 15.11.1973. Дата опубликования опи юллетен М 11 ния 20.1.1973 Авторыизобретени ернышев и К,аявитель АЗРЯДНЫЙ ФОРМИРОВАТЕЛЬ Изобретение относится к запоминающим устройствам,В известном разрядном формирователе, содержащем входное устройство, .выполненное на однокаскадном усилителе, выходное устройствовыполненное на транзисторах р - и - р- и и - р - и- типов, резисторы, имеется межкаскадный трансформатор связи, который искажает фронты импульса записи, ограничивает быстродействие, увеличивает суммарную задержку и ограничивает степень возможной интеграции, запоминающих устройств на МОП-транзисторах. Кроме того, разрядный формирователь с межкаскадной трансформаторной связью не может быть непосредственно соединен с комплексом логических схем управления по трактам записи и считывания.В предлагаемом разрядном формирователе, с целью улучшения фронтов импульса записиповышения быстродействия формирователя, обеопечения непосредственной связи с камплексом логических схем управления и повышения степени интеграции, входное устройство содержит схему ИЛИ, выполненную на двух транзисторах и - р - и- типа, включенных по схеме с общим эмиттером и общей коллекторной нагрузкой, входы которой соответственно соединены с входами записи и считывания и с резисторами смещения,однокаскадный усилитель, выполнен по схеме с общим Ч х иенко-Ъбн -,-,:;:та;е, МБА эмиттером на транзисторе и - р - и- типа, база ,которого через резистор соединена со входом записи, транзисторы выходного устройства соединены псследовательно, причем к их 5 коллекторам подсоединены нагрузочные резисторы, общая точка соединенная которых подключена к шине разрядной линии, база транзистора и - р - и- типа соединена с выходом схемы ИЛИ, база транзистора р - и - р- О типа соединена через резистор связи с выходом однокаскадного усилителя, а переход база - эмиттер зашунтирован резистором утечки.На чертеже представлена принципиальная электрическая схема предлагаемого разрядного формирователя.Разрядный формирователь состоит из входного и выходного устройств. Входное устройство 1 формирователя содержит логическую схвму ИЛИ 2, выполненную на двух транзисторах 8, 4 и - р - и- типа с общей коллекторной нагрузкой 5, двумя базовыми резисторами б, 7 и двумя резисторами 8, 9 смещения, общие точки связи которых соединены соответственно со входами записи 10 и считывания 11, и однокаскадный усчлптель 12 сигналов записи, выпал эмиттерома транз резистором 14 связи резистором 15, втор 30 со входам 10 запис10 15 20 25 80 35 55 аказ 186/684ираж 576ЦНИИПИ Комитетаи открытий при СовеМосква, Ж 35, Рау Изд.220 Подписное делам изобретений Министров СССР кая иаб., д. 4/5торов 8, 9 смещения и коллекторной нагрузкой б подсоединены к плюсу источника питания + Еявляющегося источником питаниякомплекса логических схем управления разрядным формирователем.Выходное устройство 1 б формирователявьэполнено на двух последовательно соединенных транзисторах типа 17 р - и - р- и 18 и -р - и- типа с нагрузочными резисторами 19, 20в коллекторцых цепях, общая точка связи которых подключена к шине 21 разрядной линии, база транзистора 18 и - р - и- типа соединена с выходом схемы ИЛИ 2, база транзистора 17 р - и - р- типа через резистор связи - с выходом однокаскадного усилителя,его эмиттер - с плюсом источника + Ел питания с более высоким потенциалом, а переход база - эмиттер зашунтирован резистором22 утечки.Разрядный формирователь работает следующим образом.В статическом состоянии, т. е. при отсутствии сигналов зациси и считывания, транзисторы 3, 4, И и 17 находятся в режиме отсечки, а транзистор 18 - в режиме насыщения.На шину 21 разрядной линии поступает потенциал, практически равный - Е, разряднаялиния соединена с землей. В результате заряжается паразитный конденсатор междустоком и подложкой МОП-транзистора триггера запоминающего устройства, подключенного к данной разрядной линии (ца чертежене показан).При поступлении импульса ца вход 10записи входного устройства 1 разрядногоформирователя транзисторы 3, 1;7 и 17 переходят в режим насыщения, а транзистор 18 -в режим отсечки. На шину 21 разрядной линии поступает сигнал + Е-, емкость сток -подложка разряжается по цепи: подложкаМОП-транзистора запоминающего устройства, источник + Ел, коллектор в эмитт транзистора 17, сток МОП-транзистора. По окончании входного сигнала зациси в схеме восстанавливается исходное состояние транзисторов: транзисторы 3, 4, 13 и 17 возвращаются в режим отсечки, а транзистор 18 - врежим насыщения, и на шине 21 разряднойлинии появляется потенциал - ЕПри считывании кода 1 на вход 11 считывания входного устройства 1 поступаетимпульс считывания (потенциал входа 11практически становится равным +Еб 1, транзистор 4 переходит в режим насыщения, атранзистор 18 выходного устройства - в режим отсечки. Состояние остальных транзисторов разрядного формирователя остаетсяисходным, т. е. транзисторы 3, И и 17 находятся в режиме отсечки. Емкость сток - подложка разряжается теперь через разряднуюлинию, адресные МОП-транзисторы разрядной линии, открытый МОП-транзистор триггера запоминающего устройства, принадлежащего к выбранному слову памяти. В слу.ли плечо триггера запоминающего устройства заперто, ток практически не возникает и считывается код О. Если же указанное плечо открыто, то через разрядную линию цачинает протекать ток и считывается код 1. Предмет изобретенияРазрядный формирователь, содержащий входное устройство, выполненное на однокаскадном усилителе, выходное устройство, выполненное на транзисторах р - и - р- и и в р в птипов, резисторы, отличающийся тем, что, с целью повышения быстродействия формирователя и улучшения фронтов импульса залиси, входное устройство содержит схему ИЛИ, выполненную на двух и - р - и- транзисторах, включенных по схеме с общим эмиттером и общей коллекторной нагрузкой, входы которой соответственно соединены с входами записи и считывания и с резисторами смещения, однокаскадный усилитель выполнен по схеме с общим эмиттером на транзисторе и - р - и- типа, база которого через резистор соединена со входом записи, транзисторы выходного устройства соединены последовательно, причем к их коллекторам подсоединены нагрузочные резисторы, общая точка соединения которых подключена к шине разрядной линии, база транзистора и - р - и- типа соединена с выходом схемы ИЛИ, база транзистора р - и - р- типа соединена через резистор связи с выходом однокаскадного усилителя, а переход база - эмиттер зашунтирован резистором утечки,Составитель В. Рудаковдактор .Г. Полякова Текред Т. Курилк Корректор И. Божко ип. Харьк. фил. пред. Патент