Устройство для считывания кодов аналоговых сигналов

(51 САНИЕ ИЗОБРЕТЕНИЯ СВИДЕТЕЛЬСТВ К К АВ ель ИТЫВАН АЛОВнакопле рименен овых си ение иск дов анал ИЯ КОния иние при налов, ажений ОГОВых ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯПРИ ГКНТ СССР(56) Авторское свидетельство СССРМ 1130900, кл. 0 11 С 15/04. 1983.Авторское свидетельство СССРГч. 1179433, кл. 0 11 С 15/04, 1983.(54) УСТРОЙСТВО ДЛЯ СЧ ДОВ АНАЛОГОВЫХ СИГН (57) Изобретение касается формации и может найти СЧИТЫ Вд НИИ КОДОВ дндЛО Цель изобретения - уменьш результата считывания ко.,Ж 1704165 А 1 сигналов. В процессе считывания импульс начала считывания и последовательность тактовых импульсов подаются на многоступенчатый делитель 8 частоты, воздействующий на блоки 4 постоянной памяти, на дешифратор 11 и на элемент И 2. При этом дешифратор вырабатывает сдвинутые по фазе импульсные последовательности, по которым при наличии адресных сигналов с многоступенчатого делителя 8 частоты записанные в блоках 4 постоянной памяти коды телефонных сигналов переносятся в преобразователь 10 параллельного кода в последовательный, воздействующий на элемент ИЛИ 1, на который поступает также сигнал полутактовой частоты с делителя 9 частоты на два. Элемент ИЛИ 1 вырабатывает цифровую последовательность импульсов, подаваемую на выходную шину, 1 ил.Изобретение относится к накоплению информации, а именно к устройствам для считывания кодов аналоговых сигналов, и может найти применение на цифровой телефонной сети. 5Известно устройство для считывания кодов аналоговых сигналов, содержащее блоки постоянной памяти, включенные между входной шиной тактовых импульсов и выходной шиной, 10Недостаток известного устройства для считывания кодов аналоговых сигналов состоит в значительной сложности управления процессом считывания кодов аналоговых сигналов, 15Известно также устройство для считывания кодов аналоговых сигналов, содержащее элемент ИЛИ, подсоединенный первым входом к выходу элемента И и соединенный 20 выходом с выходной шиной, блоки постоянной памяти, формирователи импульсов тока, входную шину тактовых импульсов и выходную шину импульсов фазирования. Это устройство позволяет обеспечить отно сительную простоту управления процессом считывания кодов аналоговых сигналов.Недостаток подобного устройства для считывания кодов аналоговых сигналов состоит в значительных искажениях результа та считывания кодов аналоговых сигналов.Цель изобретения - уменьшение искажений результата считывания кодов аналоговых сигналов.С этой целью в устройство для считыва ния кодов аналоговых сигналов, содержащее элемент ИЛИ, подсоединенный первым входом к выходу элемента И и соединенный выходом с выходной шиной, блоки постоянной памяти. формирователи 40 импульсовтока, входную шинутактоеых 1 мпульсов и входную шину импульсов фазирования введены многоступенчатый делитель частоты, один из выходов ко орогс соединен с его управляощигл входом и подключен 45 к первому входу элемента И, делитель частоты на два, подсоединенный входом к входной шине тактовых импульсов и соединенный выходом с вторым входогл элемента И, преобразователь параллельного кода в 50 последовательный. включенный между выходами блоков постоянной памяти и вторым входом элемента ИЛИ, и дешифратор, выходы которого соединены через формирователи импульсов тока с входами питания 55 блоков постоянной памяти, причем выходная шина тактовых импульсов и входная шина импульсов фазирования подключены соответственно к тактовому входу и входу фазир вания многоступенчатого делителя частоты, другие выходы которого соединены с входом дешифратора и с управляющими входами блоков постоянной памяти.На чертеже изображен один иэ вариантов предлагаемого устройства для считывания кодов аналоговых сигналов.Устройство содержит элемент ИЛИ 1, подсоединенный первым входом к выходу элемента И 2 и соединенный выходом с выходной шиной 3, блоки 4 постоянной памяти, формирователи 5 импульсов тока, входную шину б тактовых импульсов и входную шину 7 импульсов фаэирования. При этом блоки 4 постоянной памяти выполнены в виде блоков статической памяти, на которых выжиганием предварительно записывают коды телефонных сигналов, например акустических телефонных сигналов "Номер выключен", "Комер изменен", "Номер не задействован", "Номер недоступен", "С вашего аппарата данным видом связи пользоваться нельзя".Устройство содержит также многоступенчатый делитель 8 частоты, один из выходов которого соединен с его управляющим входом и подключен к первому входу элемента И 2. делитель 9 частоты на два, преобразователь 10 параллельного кода в последовательный и дешифратор 11. Делитель 9 частоты на два подсоединен входом к входной шине 6 тактовых импульсов и соединен выходом с вторым входом элемента И 2, Преобразователь 10 параллельного кода в последовательный включен между выходами блоков 4 постоячной памяти и вторым входом элемента ИЛИ 1 При этом выходы дешифратора 11 соединены через формирователи 11 иглпульсов тока с входами питания блоков 4 постоянной памяти.В устройстве входная шина 6 тактовых иглпуль:ов и входная ши-: - , импульсов фазирования подключены соответственно к тактовому входу и входу фазирования многоступенчатого делителя 8 частоты. другие выходы которого ссединены с входом дешифратора 11 и управляющими входами блоков постоянной пагляти.У.троистео рабстает для воспроизведения кодов аналоговых сигналов следующигл образом.Последовательность тактовых иглпульсов поступает со скоростью передачи 64 кбит/с по входной шине 6 тактовых импульсов на тактовый вход многоступенчатого делителя 8 частоты Кроме того, на вход фазирования многоступенчатого делителя 8 частоты по входной шине 7 импульсов фазирования подается импульс начала считывания кодов аналоговых сигналов. С многоступенчатого делителя 8 частоты на вход дешифратора 11 поступает периодическая1704165 Составитель В.ИвановТехред М.Моргентал Корректор Л.Бескид Редактор Н.Яцола Заказ 64 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж. Раушская наб 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 последовательность импульсов с периодом, равным 1 с, На первый вход элемента И 2 с многоступенчатого делителя 8 частоты подается периодическая последовательность импульсов с периодом, равным 4,8 с. При этом периодическая последовательность импульсов с периодом, равным 4,8 с. поступает также на управляющий вход многоступенчатого делителя 8 частоты.Дешифратор 11 формирует набор сдвинутых по фазе импульсных последовательностей, поступающих с его выходов через формирователи 5 импульсов тока на входы питания блоков 4 постоянной памяти. Тот блок 4 постоянной памяти, на который с соответствующего формирователя 5 импульсов тока поступает импульс тока питания, при наличии адресных сигналов с многоступенчатого делителя 8 частоты переносит записанный в нем код телефонного сигнала в преобразователь 10 параллельного кода в последовательный. При этом последовательный код с выхода преобразователя 10 параллельного кода в последовательный поступает на второй вход элемента ИЛИ 1,Последовательность тактовых импульсов, поступающая по входной шине 6 тактовых импульсов, подается также на вход делителя 9 частоты на два. Последний формирует сигнал полутактовой частоты, поступающий на второй вход элемента И 2, который воздействует на элемент ИЛИ 1 при совпадении во времени импульсов на его первом и втором входах. В результате этого элемент ИЛИ 1 выдает на выходную шину 3 цифровую последовательность импульсов, имеющую скорость передачи 64 кбит/с и несущую в себе информацию о акустических телефонных сигналах, 5 Формула изобретенияУстройство для считывания кодов аналоговых сигналов, содержащее элемент ИЛИ, подсоединенный первым входом к выходу элемента И и соединенный выходом с 10 выходной шиной, блоки постоянной памяти,формирователи импульсов тока, входную шину тактовых импульсов и входную шину импульсов фазирования, о т л и ч а ю щ е ес я тем, что, с целью уменьшения искажений 15 результата считывания кодов аналоговых сигналов, в него введены многоступенчатый делитель частоты. один из выходов которого соединен с его управляющим входом и подключен к первому входу элемента И, дели тель частоты на два, подсоединенныйвходом к входной шине тактовых импульсов и соединенный выходом с вторым входом элемента И, преобразователь параллельного кода в последовательный, включенный 25 между выходами блоков постоянной памятии вторым входом элемента ИЛИ, и дешифратор, выходы которого соединены через формирователи импульсов тока с входами питания блоков постоянной памяти, причем 30 входная шина тактовых импульсов и входная шина импуЛьсов фазирования подключены соответственно к тактовому входу и входу фазирования многоступенчатого делителя частоты, другие выходы которого со единены с входом дешифратора и суправляющими входами блоков постоянной памяти.