G06J 1/00 — Гибридные вычислительные машины

Номер патента: 670942

Опубликовано: 30.06.1979

Авторы: Авдеев, Фрадкин

МПК: G06J 1/00

Метки: вычислительная, комбинированная

...если оно известно), либо наоснове информации при достижении заданной точности со стороны решающих блоков.Первый коммутатор 13 соединяет выходы решающих блоков 8, - 8 с входамиблока 14 памяти по сигналу распределителя 16,10 15 20 25 30 35 40 45 50 55 60 Блок 14 памяти состоит из регистров20 о - 20 предназначенных для приема хранения и выдачи промежуточных результатов моделирования сеточной области с помощью решающих блоков 8, - 8.Второй коммутатор 15 предназначен длясоединения по сигналу с распределителя 16 выходов двух рядомстоящих регистров 20; 20; блока 14 памяти с входами крайних решающих блоков 8 о и 8 соответственно, причем по первому сигналу распределителя коммутируются выходы регистров 20 о, 20 по второму - выходы...

Номер патента: 674051

Опубликовано: 15.07.1979

Авторы: Бакуменко, Крыжановская, Кулик, Мазурчук, Пухов

МПК: G06J 1/00

Метки: алгебраических, решения, систем, уравнений

...работает следующимоб азом,рНа аналоговом блоке 2 вычисления прираще 0иий устанавливается (набирается) схема, моделирующая исходную систему;1(х) = О. (1)Счетчик 10 по сигналам от цифрового блока 1 вычисления переменных на первой итерации записывает в триггер 9 едййицу, а на второй и последующих итерациях - нули. Сумматоры 5 по входам, содержащим коммутаторы 6,выполняют суммирование с единичным коэффиВИВВ ЫМ 4 Фщ 4 4циентом, а по входам с коммутаторами 7 с коэффициентом 0 ( 11(1,На первой итерации триггер 9 находится вединичном состоянии, на его прямом выходеимеется высокий потенциал, коммутаторы 6замкнуты, коммутаторы 7 разомкнуты, В ячейки памяти 3, 8 записаны нули, Устройство напервой итерации решает систему:(у) =0, (2)Решение...

Номер патента: 765827

Опубликовано: 23.09.1980

Авторы: Блейерс, Грундштейн, Звиргздиньш, Опманис

МПК: G06J 1/00

Метки: множительно-делительное, цифро-аналоговое

...преобразона" теля. К выходу источника опорного напряжения 2 подключен блок задания пороговых напряжений 5, выход которого связан. с первыми входами двухпорогового дискриминатора 6 и коммутато" ра 7. Второй вход коммутатора 7 соединен с выходом двухпорогоного диск" риминатора б, связанного вторым входом с источником аналогового напряже-. ния 9 и с первым входом сумматора 8, Выход сумматора 8 соединен со вторым входом аналого-цифрового преобразователя 1, Второй вход сумматора 8 под" ключен к первому выходу коммутатора 7 второй выход которого соединен .с дополнительным разрядом регистрачисла 4Блок задания пороговых напряжений 5 предназначен для формирования положительного и отрицательного пороговых напряжений, равных по...

Номер патента: 817736

Опубликовано: 30.03.1981

Авторы: Бакай, Лыгин, Подгорный

МПК: G06J 1/00

Метки: инфор-мации, количеству, пропорционального, сигнала, хартли

...последовательио соединенные регулирующий элемент 1 и делитель 2 обратной связи, аналого-цифровой преобразователь (АЦП) 3, к выходу которого подключен один из входов элемента, И 4, а второй вход подключен к выходу тактирующего генератора 5 случайных чисел. Выход элемента И 4 через последовательно соединенные первый счетчик 6 и первыйлогарифмический дешифратор 7 соединенс суммирующим входом реверсивногосчетчика 8. Вычитающий вход реверсивного счетчика 8 через второй .счетчик9 и второй логарифмический дешифратор 10 соединен с синхроиизирующимвыходом аналого-цифрового преобразователя 3, Сумматор 11 одним из входов подключен к выходу реверсивногосчетчика 8 вторым входом - к ре"гистру 12 опорного сигнала, а выходом через цифроаналоговый...

Номер патента: 842867

Опубликовано: 30.06.1981

Автор: Матвиив

МПК: G06J 1/00

Метки: аналого-цифровой, интегратор

...выход которого является выходом аналого-цифрового интегратора Г 13 Основным недостатком указанного устройства является влияние помехи, дейфвующей на входной сигнал, на точность интегрирования. КоэФФициентподавления периодической помехи зависит от длительности шага интегрирования. При выборе фиксированной длительности шага интегрирования, равной номинальному значению периода сетевой помехи 20 мс, коэффициент подавления помехи ограничивается на уровне 30 дБ при изменении частоты помехи на й 1 Гц. Цель изобретения - поведение точности интегрирования медленноизменяющихся сигналов при действии периодической помехи.,Поставленная цель достигается тем,что в аналого-цифровой интеграторвведены формирователь временных интервалов шага интегрирования...

Номер патента: 842868

Опубликовано: 30.06.1981

Авторы: Прокофьев, Тараха

МПК: G06J 1/00

Метки: аналого-цифровой, интегратор

...вход которого под ключен ко входу аналого-цифрового интег ратора, аналоговый интегратор, компаратор и инвертор, выход которого подключен к первому входу сумматора, второй вход ком паратора соединен с шиной нулевого потен циала, и суммирующий счетчик, введень блок определения знака приращений интег рала, два ключа, счетчик, дополнительныи инвертор и перемножитель, входы которого подключены к выходам счетчика и компара тора, а выход - к управляющим входам цифроаналогового преобразователя и перво го ключа, включенного между шиной так товых импульсов и первым входом сумми рующего счетчика, второй вход которог соединен через блок определения знака при ращения интервала с выходом аналоговог интегратора, а выход - с выходом цифро...

Номер патента: 851429

Опубликовано: 30.07.1981

Авторы: Кудрявцев, Семенюк, Смородинский, Файнберг

МПК: G06J 1/00

Метки: многоканальный, цифро-аналоговыйвычислитель

...с первого выхода блока 7синхронизации производятся выборинформации от одного иэ источников и запись ее в регистр 2. Информация содержит две переменные хи у. Переменная х с помощью блока3 сравнения и генератора 5 превращается в псевдослучайный поток импульсов р(х), в котором число импульсовэа период генератора 5 пропорционально числу х. Аналогичное преобразование производится в блокЕ 4 сравненияс переменной у. В блоке б формируются псевдослучайные потоки импуль сов констант, в которых число импульсов за период генератора 5 пропорционально константам, заданнымв блоке 6 заранее. Потоки импульсовр(х), р(у), .р(3 с)р(Мп) подаются Щ в Функциональные преобразователи8, 9, 10, которые реализуют нужныефункциональные преобразованияпример...

Номер патента: 864307

Опубликовано: 15.09.1981

Авторы: Головченко, Редько, Рудковский

МПК: G06J 1/00

Метки: линеаризации, функций

...устройства, необходимость вкотором возникает в случае нелинейности 0=1(хз) первичного измерительногопреобразователя, осуществляют посредством изменения его опорного сигналаОсп. В этом случае нелинейность преобразуемой Функции О=Г(х ) на отдельЭных ее участках оценивается величинойотношения изменения опорного сигналасиИ р1 мф При Исстижаиии максиОП 6+4)мально допустимого значения которогов блоке памяти фиксируются координаты4 О ООп; Хучастков -Функция линеариэации,В режиме воспроизведения, рабочийрежим, на вход первичного измерительного преобразователя подают измеряе-мую величину Хи переводят устройст" .во в обычный режим, режим следящего уравновешивания, подключив счетныйвход счетчика к выходу генератора импульсов, при. этом значения...

Номер патента: 868790

Опубликовано: 30.09.1981

Авторы: Белоносов, Выстропов, Шляхтин, Ямный

МПК: G06J 1/00

Метки: воспроизведения, дискретных, запоминания, значений, многократного, однократного, процесса, цифрового

...3 адресов, Очередной импульс синхронизатора 7, пройдя первыйэлемент И 13, изменяет состояние нервого счетчика 3 адресов,что определяет запись одного цифрового кода в следующуюячейку первого блока 2 памяти. При записи всех и ячеек первого блока 2 памяти, запись очередного И+1 значения цифрового кода осуществляется снова в первую ячейку первого блока 2 памяти,Ю+2значение цифрового кода записывается вовторую ячейку и т.д. При появлении навходе устройства электрического импульсана выходе аналого-цифрового преобразователя 1 появляется цифровой код, резко ютсличаюшийся по величине.от цифрового кода предыдущих моментов времени, Блокопределения границ сообщений 8 вырабатывает импульс, который переводит триггер 9 из нулевого состояния в...

Номер патента: 879609

Опубликовано: 07.11.1981

Авторы: Беклемышев, Царев, Чеберда

МПК: G06J 1/00

Метки: синтезатор, функций, цифровой

...блок 3 формирует последовательности импульсов, соответствующие аппроксимирующим участкам синусоиды. 45 По сигналам дешифратора 13 программного блока 5 блок 4 через элемент И 7, выцает требуемые последовательности импульсов на вход второго формирователя серий импульсов 2, На выходе этого фор 50 мирователя получаются серии импульсов со следующими частотами:1 о /4; У /8; Фг /16; Йп /32; г/64; /128;/256, где 2 - частота последовательностей импульсов, полученных на выходе блока выборки 4.Эти серии импульсов поступают на блоки выбора серий импульсов 16 для всех 6функциональных каналов 9. Работой бл- ков у 1 травляют выходы регистра записи и хранения амллитуды 15. На эти регистры поступает двоичный код Л, соответствующий требуемой амплитуде...

Номер патента: 883930

Опубликовано: 23.11.1981

Авторы: Дроздов, Павлов

МПК: G06J 1/00

Метки: аналого-цифровое, множительное

...блоками 1, 2,4 и 5) ЬЦП работает в режиме рысканьяоколо точки настройки ЧО (фиг. 2 а)с частотой Г )О, гДе 5 г - частотатактовых импульсов. При этом эпюрынапряжения на выходе ЦУР 2 будутиметь вид, изображенный на фиг. 2 а.При изменении входного напряжения Ув пределах зоны нечувствительностиЬЧО, т.е. когда (Ч - ЧО (ЬЧО характер работы не изменяется, следова тельно не изменяется и ЧО, что и определяет методическую погрешностьпреобразования. Как только Ч- УО 1УО, следящий АЦП (блоки 1, 2,4 и 5) начинает обрабатывать в сторону уменьшения )Ч 1 - 1 Чв до тех пор,пока )Ч 1 -1 ЧО не станет САНЧО ирысканье возобновится уже вокруг новой точки равновесия УО (фиг. 2 а).Для уменьшения зоны нечувствительности в предлагаемом устройстве входнойсигнал Ч...

Номер патента: 894746

Опубликовано: 30.12.1981

Автор: Пустыльников

МПК: G06J 1/00

Метки: временной, код-частотно, обратимый, сигнал, функциональный

...друг отдру а 5 то равенство Ох 0 автоматически поддерживаемое следящей системой преобразователя как в первом, так и во втором режиме его работы, соответствует получению характеристик пря мого и обратного преобразований предлагаемого устройства, определяемых зависимостью, М(в) Р й)Получение напряжения разбаланса в виде импульсного напряжения позволяет испольэовать в качестве усилителя напряжения разбаланса импульсный уси"20 литель, содержащий переходные конденсаторы, и, тем самым, значительно снизить инструментальные погрешности преобразований, связанные с дрейфом нуля усилителя напряжения разбаланса.25Выходной сигнал этого усилителя имеет вид двухполярного импульсного напряжения, в котором усиленная разность амплитуд Ои Охь...

Номер патента: 896645

Опубликовано: 07.01.1982

Авторы: Еремеев, Поляков

МПК: G06J 1/00

Метки: информации, хроматографической

...действия устройства основан на использовании алгоритмавида: Р 1С = 100 -ЕС,О 1- 4где С, = А ру 1007;А 1 К 1Со- концентрация основного компонента;С, - концентрация 1-го компонента9 89664рез дешифратор 14 результата на блок15 вывода на печать. По сигналу "Начало анализа пробы" анализируемыйпродукт подается дозатором в детек-.тор хроматографа (система ввода анализируемой смеси дозатором в детектор хроматографа не показана), Сигналы с детектора хроматографа черезкоммутатор 1, масштабный блок 2,усилитель 3, преобразователь 4 то ока в цифровой код поступают на входкорректора 5 нулевой линии. Код нулевого значения запоминается в блоке5 до конца анализа пробы и вычитается из. текущего значения ординаты 15хроматографической функции....

Номер патента: 920778

Опубликовано: 15.04.1982

Авторы: Авдеев, Ромм

МПК: G06J 1/00

Метки: вычислительная, комбинированная

...решающими блоками 9 - 9 к, а цифровая вычислительная машина 1 осуществляет вывод управляющих и информационных слов в решающие блоки по сигналам прерывания, сформированным блоком управления 1 О. Этот режим работы встречается при программном управлении движением объектов по заранее известной траектории (программе).Для последних двух режимов работы наиболее быстродействующей является организация передачи данных между цифровой вычислительной машиной и решающими блоками через первый 11 и5 92077 второй 12 буферные блоки памяти. За счет совмещения передачи чисел иэ цифровой вычислительной машины во второй буферный блок памяти 12 и из решающих блоков в первый буферный блок памяти 11 с процессом вычисления решающих блоков время ввода числовых...

Номер патента: 1056227

Опубликовано: 23.11.1983

Авторы: Зекуненко, Коекин, Манько, Наугольных, Сависько

МПК: G06J 1/00

Метки: аналого-цифровой, интегратор

...и второму входам блока вычитания, выходблока элементов ИЛИ-НЕ соединен свторым -информационным входом блока суммирования кодов приращений.На фиг. 1 представлена схемаинтегратора; на фиг, 2 - эпюры сиг.налов, поясняющие принцип работыинтегратора на Фиг 3 - структурная схема блока суммирования кодовприращенийАналого-циФровой интеграторфиг. 1) содержит интегрирующийусилйтель 1, ключ,2, аналого-цифровой преобразоьатель (АЦП) 3, цифроаналоговый: преобразователь ЦАЛ)4, блок 5 суммирования кодов приращений, формирователь 6 интервалов интегрирования, дополнительньтй аналого-циФровой преобразователь (АЦП) 7, блок 8 квантованияпо времени, формирователь 9 сигнала блокировки, элемент НЕ 10, первый регистр 11, второй регистр12, блок 13...

Номер патента: 1072070

Опубликовано: 07.02.1984

Авторы: Дмитриев, Леусенко, Морозевич, Фатькин

МПК: G06J 1/00

Метки: импульсов, однократных, регистрации, электрических

...вход которого подключен к первому входу второго триггера, к установочным входам второго счетчика и сумматора, синхронизирующий вход которого соединен с выходом генератора и первым входом второго элемента И, второй вход которого соединен с управляющими входами мультиплексора и второго регистра и:.:. с выходом счетчика, счетный вход которого соединен с выходом элемента И.На чертеже представлена блок-схема устройства для регистрации однократных электрических импульсов.Устройство содержит масштабный усилитель 1, выход которого соединен с входом АЦП 2, стробирующий вход которого связан с выходом генератора 3, счетчика 4 и синхронизирующими входами регистра 5, блока 19 памяти, адресные входы которого соединены с соответствующими...

Номер патента: 1100630

Опубликовано: 30.06.1984

Авторы: Раллев, Редько, Рудковский

МПК: G06J 1/00

Метки: измерительных, коррекции, преобразователей, характеристик

....ветственно к выходам первого и второго элементов сравнения, и второгосуммирующего счетчика, счетный входкоторого соединен с выходом элемента И, а выход подключен к управляющему входу дешифратора блока управления сменой кода опорного сигнала,вход разрешения параллельного суммирования параллельно-последовательного сумматора блока формированияопорного сигнала соединен с выходомэлемента НЕ, а его информационныйвход подключен к выходу регистраабсолютного значения приращения опорного сигнала, вход разрешения записикоторого соединен с входом элемен. -та НЕ и с выходом элемента И блокауправления сменой кода опорного сигнала, а вход записи - с выходом делителя частоты, вход делителя частоты подключен к выходу параллельнопоследовательного...

Номер патента: 1112379

Опубликовано: 07.09.1984

Авторы: Камаев, Коломийцев, Френкель, Чертков

МПК: G06J 1/00

Метки: вычислительный, решения, теплопроводности, узел, уравнений

...блок задания коэффициентов теплопроводности, выполненный в виде первого, второго и третьего регистров, кодовые выходы которых подключены соответственно к цифровым входам первого, второго и третьего цифроаналоговых преобразователей, выходы ко" торых соединены соответственно с пер" вым, вторым и третьим входами интегросумматора, источник опорного напряжения, выход которого подключен к аналоговому входу второго цифроаналогового преобразователя, введены три инвертора, первый и второй сумматоры, первые входы которых являются соответственно первым и вторым входами задания температуры устройства, выходы первого и второго сумматоров подключены соответственно к аналоговым входам первого и третьего цифроаналоговых преобразователей, выходы которых...

Номер патента: 1117667

Опубликовано: 07.10.1984

Автор: Ямный

МПК: G06J 1/00

Метки: воспроизведения, дискретных, запоминания, значений, однократного, сигнала, цифрового

...памяти, быстродействие которой выше, чем это требуется для записи информации с аналога-цифрового преобразователя, устройство неоправдано сложно.Целью изобретения является повыше ние быстродействия и упрощение устройства.Поставленная цель достигается тем, что в устройство для цифрового . измерения, запоминания и воспроизве- дения дискретных значений однократного сигнала, содержащее аналого40 45 50 55 цифровой преобразователь, формирователь сигналов, блок памяти, блоксинхронизации, блок индикации, мультиплексор, первый и второй счетчикиадресов, элементы И, первый триггер,счетчик считанных слов и блок управления, причем первый вход аналогоцифрового преобразователя являетсявходом устройства, второй вход подключен к первому вьжоду...

Номер патента: 1119041

Опубликовано: 15.10.1984

Авторы: Зайд, Комаров

МПК: G06J 1/00

Метки: воспроизведения, функций

...5, первый и второй цифроаналоговые преобразователи 16 и 17, второй элемент НЕ15 18, шину 19 логического нуля, выход 20 устройства, первый и второй ключи 21 и 22, интегратор 23, вход 24 задания начального значения функции, блок 25 интегрирования.Рассмотрим принцип действия блока 25, функциональная схема которого выделена 20 пунктирной линией на фиг. 1.Блок 15 обеспечивает подключение либо ЦАП 6, либо ЦАП 17 в зависимости от значения в-го разряда кода, который подается с 1 выходов блока 6. Если = О, то подключается ЦАП 16 (и на выходе формируется участок с положительным наклоном), в противном случае, т.е. при 1. = 1, формируется участок с отрицательным наклоном. Крутизна этих участков определяется значением кода в 1,1-а разрядах. Это...

Номер патента: 1124346

Опубликовано: 15.11.1984

Автор: Евграфов

МПК: G06J 1/00

Метки: аналого-цифровое, множительное

...сомножителю.К недостаткам известного устройства относится также то, что выделяется специальный второй такт на измерение второго сомножителя и получе ние произведения, что приводит кч уменьшению быстродействия устроиства и увеличению динамической погрешности измерения.Цель изобретения - повышение быст-, родействия и точности.Указанная цель достигается тем, что аналого-цифровое множительное устройство, содержащее блок управления, первый интегратор, вход которого через первый ключ соединен с первым входом устройства и через второй ключ - с выходом источника эталонного напряжения, а выход - с первым входом первого компаратора, второй30 вход которого соединен с шиной нулевого потенциала, а выход - с первым входом блока управления,...

Номер патента: 1149286

Опубликовано: 07.04.1985

Авторы: Блейер, Звиргздиньш, Родэ, Шлихте

МПК: G06J 1/00

Метки: задач, краевых, решения

...входублока арифметических вычислений, кстробирующим входам первого и второго блоков памяти.и к установочномувходу триггера, выход которого соединен с первыми входами элементов ИЛИи с первыми управляющими входамипервого и второго блоков памяти, вторые управляющие входы которых подключены к выходам соответственнопервого и второго шифраторов кодаадреса, второй выход блока арифметических вычислений соединен с вторыминформационным входом коммутатораусловий перехода и с входами разрешения съема информации аналого-цифровых преобразователей и блоков памяти,третий выход блока арифметических ввычислений подключен к информационному входу блока регистрации, управляющий вход которого соединен сшестым выходом регистра микрокоманд,выходы первого...

Номер патента: 1156101

Опубликовано: 15.05.1985

Авторы: Мацевитый, Цаканян

МПК: G06J 1/00

Метки: задач, нелинейных, поля, решения, теории

...резисторов, блок 8 задания нелинейности типа экспоненты, аналого-цифровой преобразователь 9, такоэадающий резистор 10, блок 11 управления.Блок 11 управления содержит генератор 12 тактовых импульсов, элемент И 13, счетчик 14, дешифратор 15, элемент ИЛИ 16, триггер 17, элемент задержки 18, счетчик 19, блок 20 сравнения, регистр 21, счетчик 22, блок 23 сравнения, счетчик 24, ре- гистр 25.Устройство работает следующим образом.После ввода исходных данных в блок 6 памяти (эта информация заносится перед решением задачи из вычислительной системы, которая на чертеже не изображена), в который заносится значение функций М(Т) и Т (с) для каждого шага во времени, и набора функции в блок 8, по сигналам иэ блока 11 управления считывается значение...

Номер патента: 1164747

Опубликовано: 30.06.1985

Авторы: Звиргздиньш, Зиединь, Шлихте

МПК: G06J 1/00

Метки: задач, краевых, решения

...сигналы управления поступаональными и нелинейными эависимос- ют на другие блоки. Соответствующее тями коэффициентов,.методами дискрет- .кодирование узла 32 позволяет микро- ного моделирования, программно реализовать выполнениеЦель изобретения - повышение всех функций путем последовательной быстродействия. 1 О проверки условий ветвления микроНа фиг, 1 представлена блок-схема устройства; на фиг. 2 - блок-схема блоков микропрограммйого управления,Устройство содержит блоки 1 формирования частотного решения, каядьй 15 программ, поступающих на вход коммутатора 36 условий и выборки поля управляющих сигналов в регистре 31 микрокомаид. Первой выполняется команда установки конфигурации мат" хода адрес перехода и адрес выбора дешифратора 8. По...

Номер патента: 1164748

Опубликовано: 30.06.1985

Авторы: Коновец, Мысак, Прокофьев

МПК: G06J 1/00

Метки: задач, обратных, поля, решения, теории

...цифроаналоговый прЕрбразователь 7, блок задания участков аппроксимации, выполненный в виде генератора 8 тактовых импульсов,и счетчик 9, Преобразователь, 4 напряжение - число импульсов содержитнуль-орган 1 О, интегратор 11, блок12 сравнения, элемент ИСКЛЮЧАЮЩЕЕИЛИ-НЕ 13, мультивибратор 14 и де-мультиплексор 15.Устройство работает следующимобразом,.В соответствии с выбранным блоком 6 памяти каждый период решенияразбивается на интервалы импульсами генератора 8. Число интервалов(участков аппроксимации) равно числу ячеек блока 6, длительность интервала - периоду генератора 8, Импульсы генератора 8, поступая навход счетчика 9, последовательноформируют на его выходах коды адресов ячеек памяти,при этом одновременно служат как командой...

Номер патента: 1176351

Опубликовано: 30.08.1985

Авторы: Алипов, Гусятин

МПК: G06J 1/00

Метки: вычислительный, информации

...9,1 и 9, дна входа задания режимов работы 101 и 10 блоки элементов И 11 - 13, кодоупр; нляемый сумматор 14 и преобра35 зователь напряжение-код 15. Входы 16 и 17 кодоуправляемого сумматора первого и второго входных регистров(и+1)-го вычислительного блока, одиниз входов третьего блока элементов Иявляется вторым входо 1 задания режима работы вычислительного преобразователя, а его другой вход и вы-.ход подключены соответственно к выходу преобразователя напряжение-коди к третьему информационному входупервого входного регистра (и+1)-говычислительного блока, выход преобразователя напряжение-код являетсяцифровым выходом вычислительногопреобразователя. 14 являются входами задания шага квантования ВПИ.Взаимодействие блоков и обработка...

Номер патента: 1182546

Опубликовано: 30.09.1985

Авторы: Комаров, Просочкин

МПК: G06G 7/26, G06J 1/00

Метки: воспроизведения, функций

...на входе 20 устройства и представляет собой адрес блока 4 памяти, р старших разрядов этого кода определяют адрес блока 5 памяти. По каждому адресу в блок 4 заносится информация, которая формит руется на входе 21 устройства и включает в себя код крутизны (включая знак) наклона линейного участка аппроксимации воспроизводимой функции, код числа тактов, определяющий длину воспроизводимого участка и признак окончания формирования функции. По каждому адресу в блок 5 памяти заносится код, который формируется на входе 22 устройства и представляет собой значение функции в начале каждого 1-го, где= 1 2(= О,1, 2 2 ), участка аппроксимаРции. По окончанию программирования блоков 4 и 5 памяти счетчик 2 адреса сбрасывается в нулевое...

Номер патента: 1195364

Опубликовано: 30.11.1985

Авторы: Дычаковский, Кузнецов, Ланнэ, Осокин, Страутманис, Титов

МПК: G06F 15/00, G06J 1/00

Метки: микропроцессор

...управляющим входом входного мультиплексора, третий управляющий вход которого соединен с выходом первого коммутатора, информационный вход цифровых сигналовмикропроцессора подключен к первомуинформационному входу третьего коммутатора, второй информационныйвход которого соединен с выходомкомпаратора, выход третьего коммутатора соединен с информационнымвходом блока регистров обмена.Изобретение относится к вычислительной технике, в частности к устройствам для цифровой обработки аналоговых и цифровых сигналов.Цель изобретения - расширение функциональных возможностей путем реализации режима обработки, помимо аналоговых цифровых сигналов.На чертеже приведена схема предлагаемого. микропроцессора.Микропроцессор содержит арифметико-логическое...

Номер патента: 1229783

Опубликовано: 07.05.1986

Авторы: Камаев, Френкель, Чертков

МПК: G06J 1/00

Метки: вычислительный, модели, нелинейных, решения, сеточной, теплопроводности, узел, уравнений

...(фиг2) по пространственнымкоординатам запишется в видеЬь-Л(9, )),-М 6;,)ф309,-6;.,1,ц кэ Л(-1 Ь,. где Ь. иЬ)35 шаги дискретизации по координатной сетке соответственно по осям ХиУ;значения потенциала в точке (Х., У ), Х; =2/ 2 Ь, аЬ, Ь 9 (д,.) Внутренний источник Я ( В ) моделируется третьим ЦАП 2 , на ана- логовый вход которого подается фиксированное эталонное напряжение с выхода источника 6 опорного напряжения,а на цифровой вход ЦАП 2 с выхода адресуемого блока Зз памяти поступает код, соответствующий величине заданного закона с автоматизированной настройкой на расчетную зависимость, либо аппроксимацией функциональной зависимости полиномом М сте - полусумма шагов;45ЛИ;)- значение коэффициентатеплопроводности в узлесеточной...

Номер патента: 1259300

Опубликовано: 23.09.1986

Авторы: Беляков, Володина, Панафидин

МПК: G06J 1/00

Метки: аналого-цифровая, аналоговая, варианты, вычислительная, ее

...передачи данных блока и с входом пятого элемента НЕ, выход которого подключен к входу установки в "0" триггера разрешения прерывания.3. Система по п.1, о т л и ч а ющ а я с я тем, что системный распределитель ш тактов содержит ш элементов И и ш элементов НЕ, причем первый вход -го элемента И, где 1=1, соединен с .-м входом первой группы тактовых входов системного распределителя ш тактов, второй вход -го элемента И соединен с выг1259 ходом 1-го элемента НЕ, вход которого соединен с 1.-и входом второй группы тактовых входов системного распределителя щ тактов, третьи входы элементов И соединены с входами выбора номера такта системного распределителя щ тактов, четвертый вход 1-го элемента И соединен с входом записи-считывания системного...