G06J 1/00 — Гибридные вычислительные машины
388276
Номер патента: 388276
Опубликовано: 01.01.1973
Авторы: Вители, Патерикин, Тернопольский, Яковлев
МПК: G06J 1/00
Метки: 388276
...соединены с шиной 14 знака. Третьи вхо схем совпадения 8, первые входы котор подключены к выходам регистра 3, а так третий вход дополнительной схемы совпа ния 32 соединены со знаковой шиной 13,Величины токов источников 24 - 28 по, жительцой полярности равны соответствег 1, 2, 4, 8, 16 условным единицам, а величи токов источников 21 - 23 отрицательной лярности равны - 1, - 2, - 4 условным е, ницам (если выход старшего разрядагистра 1 расположен слева, затем младшразряда и т. д.),Преобразование цифрового кода, получгщегося при выполнении указанных вы арифметических операций, происходит за с суммирования или вычитания на общей )грузке 30 токов соответствующих велич Например, при выполнении операции умжения подают потенциал (импульс) раз...
Аналого-цифровой интегратор
Номер патента: 397922
Опубликовано: 01.01.1973
Автор: Авторы
МПК: G06G 7/18, G06J 1/00
Метки: аналого-цифровой, интегратор
...7 при понижении того же сигнала ниже значения К 1 А2". Элементы б и 7 воздействуют на исполнительный элемент 8, представляющий собой двухпозиционное переключающее устройство (например, дистанционный переключатель),При значениях интегрируемой аналоговой величины от А= М до= - элеА чакс МЛ2 д =2 мент 8 находится в одной из позиций (например, первой).При этом делитель 5 отключен, а в работе пересчетной схемы 3 принимают участие все У разрядов.При значениях интегрируемой величины от А, - МД до М 2" элемент 8 находится в другой (например, второй позиции).При этом делитель 5 включен, а п разрядов пересчетной схемы 3 отключены, т. е, работают Н - п разрядов,Аналого. цифровой интегратор работает следующим образом.В исходном состояниями элемент...
Вптб
Номер патента: 397941
Опубликовано: 01.01.1973
Автор: Автор
МПК: G06G 7/18, G06J 1/00
Метки: вптб
...- У; 1равное, на выходе и моде развязывающего усилителя (с учетом величины масштабного резистора 9) напряжениепропорциональное коэффициенту А в выражени,и для у.Напряженне,на выходе 13 устройства представляет сооой сумму двух составляющих, одна из которых, в общем случае, является произведением напряжения, 11 А на число У надеющееся в счетчике 4, а вторая является частью выходного, напряжения, снимаемото с соединенных вместе прямого выхода первого и инверсного выхода третьего,цифро-аналоговых преобразователей, и определяется соотношением величин выходного сопротивления цифро-аналогового множительного устройства 5 и сопротивления иасштабного резистора 10 При правильном подборе величины сопротивления масштабного резистора эта составляющая...
402007
Номер патента: 402007
Опубликовано: 01.01.1973
МПК: G06G 7/18, G06J 1/00
Метки: 402007
...соединены с входными клеммами устройства, а горизонтальные переключены ко входам соответствующих пар операционных усилителей, включенных в каждой паре последовательно через линию задержки.Принципиальная схема устройства приведена на чертеже.Устройство состоит из операционных усилителей 1 - 10, резисторов 11 и 12, линии задержки 13, блоков перечоса 14 и двсйной резистивной матрицы 15.Дифференцирование суммы исходиций времени по методу Эйлера, препых последовательностью векторовния, имеющих в общем случае и ксоответствующих и разрядам чиселфункций, основано на реализациисти на выходе образуется вектор на402007 Реда 6 Изд,16 ТиПИ ГосударственногоМинистров ССпо делам изобретенийосква, Ж, Раушская раж 647 П комитета Со СР1 открытий наб.,...
402008
Номер патента: 402008
Опубликовано: 01.01.1973
МПК: G06G 7/186, G06J 1/00
Метки: 402008
...повышения точности содержит матрицы из п конденсаторов по числу слагаемых. Вертикальные шины матриц соединены со входами блоков переноса и подключены через ключи к выходным клеммам устройства, а горизонтальные шины присоединены ко входам соответствующих операционных усилителей. Структурная схема устройства представлена на чертеже.Устройство состоит из операционных усили. телей 1, в обратных связях которых включены конденсаторы 2 и ключи 3, ключей 4, блоков переноса 5 и матрицы 6 из п конденсаторов.Дифференцирование суммы исходных функй времени, представленных последовательстями векторов напряжения, имеющими в щем случае по и компонент, соотвстствую 5 где ХО;и Х(l ний на входа функции на дву У - сумма в ставляющих ре ренцирования п...
Интегрирующее устройство
Номер патента: 408324
Опубликовано: 01.01.1973
Авторы: Вител, Евдокимов, Ефимов
МПК: G06G 7/18, G06J 1/00
Метки: интегрирующее
...и т. дпри этом входной сигнал может изменятьсяв течение времени Т, что может привести к30 погрешностям,В данном устройствс погрешности уменьшаются следующим образом.Пусть в момент начала интегрирования сигнал 1 имеется на входе 1-ого и (-ого разрядов. Вес единицы (-ого разряда в 2 -раза больше единицы 1-ого разряда. Через время Т на выходе 1-ого и (-ого разрядов должна появиться 1. Это реализуется прохождением импульса на выход разрядных ячеек 7, 8 и 9, но можно построить схему таким образом, чтобы управление всеми разрядными ячейками осуществлялось через разрядную ячейку 7, Тогда очевидно, чтоза время Т необходимо на вход разрядной ячейки 7 подать один импульс для учета входного сигнала 1-ого разряда и 2 вимпульсов для учета входного...
В п т б
Номер патента: 408337
Опубликовано: 01.01.1973
Автор: Вител
МПК: G06J 1/00
...26 на входе усилителя 25 необходимы в связи с заменой операции вычитания в выражении (7) использованием обратных кодов.При помощи резистора 27 (28) в обратной связи усилителя 25 учитывается знаменатель К (% КО) формул (7) в режиме вычисления а. Коммутирующий элемент 29 переключает резисторы 27, 28 обратной связи, а коммутирующий элемент 30 переключает напряжение смещения для преобразователей 21 - 24 для расчета величины а или Р в зависимости от сигнала расчет Р, поступающего из блока 7,Блок управления 7 предназначен вырабатывать сигналы, которыми задается последовательность работы узлов в блоке 6, и согласовывать работу блоков 4 и 6 с основными блоками устройства.Блок управления 7 содержит генератор 31 тактовых импульсов,...
Линейный преобразователь гибридной вычислительной машины
Номер патента: 363996
Опубликовано: 01.01.1973
Автор: Васильев
МПК: G06J 1/00, G06J 3/00
Метки: вычислительной, гибридной, линейный
...чертеже показана схема преобраз 5 теля,Преобразователь содержит счетчики 1 аргументов, счетчик 8 регенерации, счетч результата, триггеры 5 и б аргументов, т гер 7 счетчика регенерации, суммирую О интегратор 8, проводимости 9, 10, 11 инт рующего сумматора, конденсатор 12, у тель 13, формирователь 14 импульсов, с 15 разряд интегрирующей емкости, схему падения И 1 б и генератор 17 тактовых 5 пульсов. Устройство предназначено дл следующей математической оперЗаказ 4337/18 Изд.1044 Тираж 406ЦНИИПИ Комитета по делам изобретений п открытий при Совете МинисМосква, )К, Раушская наб., д. 4,5 одписп о в СССР Типография, пр. Сапунова,Выходы триггеров подключены к входам суммирующего интегратора 8. Выход интегрирующего сумматора подсоединен к входу...
Аналого-цифровое делительное устройство
Номер патента: 368615
Опубликовано: 01.01.1973
МПК: G06G 7/163, G06J 1/00
Метки: аналого-цифровое, делительное
...результата б, Напряжение Рос с выхода ПКН подается на вход схе мы сравнения 7, на второй вход которой подается делимое е 1 в выход соединен со входом схемы совпадения 8. Второй вход схемы 8 соединен с генератором тактовых импульсов 9, а ее выход - со вхолом счетчика б.ЗО Устройство работает следующим образом.Импульсы с генератора 9 проходят через схему совпадения 8 на счетчик 6. Содержимое счетчика 6 преобразуется в напряжение Уос преобразователем ПКНУос = - вМ(М - максимальная емкость счетчика). Напряжение У,с сравнивается с делимым У, схемой сравнения 7. При УОС=О, схема совпадения 8 находится в режиме запреще. ния, и операция деления заканчивается. При этом результат У, запомненный счетчиком, пропорционален частному от деления...
411472
Номер патента: 411472
Опубликовано: 15.01.1974
МПК: G06J 1/00
Метки: 411472
...И 21, 23, 25 подается разрешающий потенциал, а на другие - нормализованный код мантиссы масштабного коэффициента, который через схемы И 21, 23, 25 и схемы ИЛИ 18 - 20 поступает на триггеры 15 - 17. Сигнал с триггеров 15 - 17 передается на ключи 12 - 14, при этом к резисторам 5, 7, 9 подключается либо эталонное напряжение, что соответствует единичному состоянию в данном разряде, либо общая точка источника опорного напряжения, что соответствует нулевому состоянию разряда.Резистор 11 постоянно соединен с источником эталонного напряжения, так как код,мантиссы масштабного, коэффициента из цифровой вычислительной машины, подается в нормализованной форме. Если подан код 1000, то резисторы 5, 7, 9 подключены к общей точке источника опорного...
328794
Номер патента: 328794
Опубликовано: 05.04.1974
МПК: G06J 1/00
Метки: 328794
...и решения.В режиме исходного положения решается задача, представленная системами уравнений (2) и (3). В этом режиме используются сигналы модели-квазианалога 3 начальных условя и модсли-квазианалога 4 инверторов, Модель-квазнаагог начальных условий вырабатывает сигналы, соответствующие невязкам в уравнении (3), а модель-квазианалог 4 инверторов сигналы, соответствующие невязкам в равнении (2), Эти невязки подаются на входы формирователей 5 и 5 з штрафной функции, на выходах которых образуются пары составляющих штрафной функции в соответствии с выражениями (4) и (5).Общая штрафная функция, равная сумме штрафной функции начальных условий и штрафной функции инверторов, имеет единственный минимум, соответствующий решению систем...
328795
Номер патента: 328795
Опубликовано: 05.04.1974
Авторы: Гищак, Грездов, Логвиненко
МПК: G06J 1/00
Метки: 328795
...положения решается задача, представленная системами уравнений (4) и (5). В этом режиме используются сигналы модели-квазианалога 5 начальных условий и модели-квазианалога 6 инверторов. Модель-квазианалог 5 начальных условий вырабатывает сигналы, соответствующие певязкам в уравнении (5), а квазианалог 6 ипверторов - соответствующие невязкам в уравнении (4). Эти невязки поступают па входы формирователей 8 г и 8, штрафной функции, на выходах которых образуются пары составляющих штрафной функции в соответса вии с выражениями (6) и (7), Общая штрафная функция, равная сумме штрафной функции начальных условий и штрафной функции инверторов, имеет единственный минимум, соответствующий решению системы уравнений (4) и (5). Работа гибридной...
348113
Номер патента: 348113
Опубликовано: 05.04.1974
МПК: G06J 1/00
Метки: 348113
...в уравнении (3), а модель-квазианалог 6 инверторов - соответствующие невязка м в уравнении (2). Эти невязки поступают на входы формирователей 8, и 8 з штрафной функции, на выходах которых образуются пары сос 1 авляющих штрафных функций в соответствии с выражениями (4) и (5). Общая штрафная функция, равная сумме штрафной фучкции начальных условий и штрафной функции ипверторов, имеет единственный минимум, соответствующий решениям систем уравнений (2) и (3), Работа гибридной вычислитсльной машины в этом режиме состоит ь отыскании этого минимума, Составляющие штрафной функции поступаот на входы формирователя 9 производной, где каждая из пар составляющих штрафной функции преобразуется в соответствии с выражением (7) и полученные сигналы...
352584
Номер патента: 352584
Опубликовано: 05.04.1974
Авторы: Гищак, Грездов, Логвиненко
МПК: G06J 1/00
Метки: 352584
...вычисли гельнного устройства 1. Автомат 8 рскимов работы задает следу ющие 1 эсжиы 1 эаоо 1 Ы аналогового вычислительного устройства 1: исходного положения и решения.В реРкиые исходного полоэкения решается задача, представленная системами уравнений (2) и (3). В этом режиме используются сиг- НаЛЫ МОдСЛИ-КваэианаЛОГа 4 Пас 12 ЛЬПЫХ уС;1 О- вий и модели-квазиапалога 5 инверторов. Модель-кзазианалог 4 начальных условий вырабатывает сигналы, соогветствуощие невязкам В уравнении (3), а модель-квазианалог 5 инзе 1 эт 01 эон - сооВетствующие певязскаъ В уравнении (2), Эти невязки поступают на входы формирователей б, и бштрафной ф,:нкции, па ыход кого 1 эых Образуося пары составляющих штрафнои функции в соответствии с Выражениями (4) и...
Гибрвдюе штегрируодее устройство
Номер патента: 433510
Опубликовано: 25.06.1974
Авторы: Барененко, Самойлов, Фонд
МПК: G06J 1/00
Метки: гибрвдюе, штегрируодее
...триггера 13 в начальный момент открыты или ключи 7, Ы и 1.1, или ключи 8, 9 и 12. иногда открыты ключи 7, ЛО и И, работает интегратор 1, а на вйходе интегратора 2 напряжение равно нулю. ак только напряжение на выходе инвертора 3 достигает порогового значения +,й , срабатывает нуль:орган 15, и имльс с его выхода через элемент " ЛИ" 14 переорасывает триггер в противоположное состояние. Таким образом, на первом шаге интегрирования на выходе Х 8 устройства получается приращение интеграла от 0 до + г в непрерывной форме, а на выходе 19 образуется счетйый импульс, соответствующий единице старшего разряда. На следующем шаге согласно новому состоянию триггера открыты кл .чи 8, 9 и 12. Работает интегратор 2, а конденсатор интеГратораразряжается...
Устройство для оценки точности работы операционных усилителей
Номер патента: 437107
Опубликовано: 25.07.1974
Авторы: Бурак, Корытная, Проценко
МПК: G06J 1/00
Метки: операционных, оценки, работы, точности, усилителей
...дополнительные фазовые сдвиги в используемых в гармоническом осцилляторе операционных усилителях, Фазовую погрешность эталонных усилителей гармонического осциллятора можно определить заранее и затем вычислить фазовую погрешность проверяемого операционного усилителя, Для осуществления цикла проверки точности операционного усилителя блока операционных усилителей 10 с помощью цифрового блока 1 управления и обработки и блока коммутации 4 набирается гармонический осциллятор 8 совместно с лроверяемым операционным усилителем блока операционных усилителей, выдаются определенные входные значения и начальные условия на операционные усилители набранного гармонического осциллятора 8 и через блок управления осциллятора 9 запускается набранный...
Устройство реализации нелинейных зависимостей для гибридных вычислительных систем
Номер патента: 485474
Опубликовано: 25.09.1975
МПК: G06J 1/00
Метки: вычислительных, гибридных, зависимостей, нелинейных, реализации, систем
...преобразователь . 3, блок 4 усилителей счи-,тывания, вентили 5-1, 5-2, 5-3, блоки6-1, 6-2, 6-3 определения направленияприращения, реверсивные счетчики 7-1,7-2, 7-3, блоки 8-1, 8-2, 8-3 ключей,блоки 9-1, 9-2, 9-3 сравнения, аналогоЭОвую вычислительную машину 10, пере-ключатель 11 логарифмической нелинейности;.переключатель 12 экспоненциальной нелинейности, блок 13 формирования эталонного напряжения, канал 14 логарифмической нелиней-Збсти и канал 15 экспоненцйальной нелиней,ности, управляющие входы 16 и 17 уст-,о ойстваУстройство работает следующим образом,ьсли на управляющиевходы переключателя 11 логарифмической нелинейности ипереключателя 12 экспоненциальной нелинейности не поступает сигнал управлениясо входа 16 устройства,...
Устройство для определения координат центра светового пятна
Номер патента: 486334
Опубликовано: 30.09.1975
Авторы: Жаворонков, Калинин, Лапенко
МПК: G06J 1/00
Метки: координат, пятна, светового, центра
...я Торс(я Гр)спим( ВыхО(ОВ - с Вхоями 0)101(с 4 хрынсни 5 пор)1 лко. Выхо;сы Олок 2ПО,1 с;пос(сны 1 с колям коммутатора 5 мантисс, ыхо;( которого СО(. (НСН С ВХО;ОМ НРСООР с(30 с 1 ТС. и 6 Н сн 1 Р 51- жение - - временной интервал, подсоединенного к Входу нр(.ооря)0 атсл 5 7 Врс)(енной нн. терал - код. Между выходами блока 4 хране- НИЯ НОР 51 ДКОВ и ВТОРЫМ ВХОДОМ ПРСООРс(30 с 1- ТСХя 7 Г)К;1 Юс(СНЫ ПОСЛ(,(ОВ 21 СЛЬНО О,ОК 8 рс 3- посп ПОРЯ;1 ИОВ н ПРсобРс)ЗОВст(.,ь 9 Рс(зн;)(ть ПОРЯ,сСОБ -- сСТО Я. Вэ 1 ХОД ПР(,06 Р с 30 с 1 ТС.151 ( нодключсн к счсп(ым Вхс),сым рсс)снных СЧСТЧНКОВ 10 Н 11 И Суммирувщс(.О СсС 1(П- кы 12. Выходы счетчиков 10, 11 н 12 сосни(:сны с холан рсГнстп 08 1 и 14 в(ранения сОДОВ еоордннс 1 т н рсГ 11 стря 15...
Многоканальная система формирования сложных нелинейных зависимостей
Номер патента: 504211
Опубликовано: 25.02.1976
МПК: G06J 1/00
Метки: зависимостей, многоканальная, нелинейных, сложных, формирования
...с выходом блока управления,в информационные входы - с выходами усилителей считывания, вторая группа элементов И, соединенная входами с выходамипервого коммутатора, а выходами - с первыми входами дополнительных логическихсхем определения направления приращений,видов разнообразных нелинейных зависимостей,Ф ормула изобретения5 30 Многок.нальная система формирования сложных иепинейных зависимостей, содержащая запоминающий блок, входы которого соединены с выходами регистра адреса, другие выходы которого подсоединены ко входам пер вого цифрэ-аналбгового преобразователя со единенного своим выходом со входами схем сравнения, другие входы которых подсоединены к выходам аналогового вычислительного блока входы которого соединены с выходами б...
Время-импульсное вычислительное устройство
Номер патента: 513364
Опубликовано: 05.05.1976
Авторы: Гольдин, Демидов, Казанский, Мальчик, Рубашкин, Сокол
МПК: G06J 1/00
Метки: время-импульсное, вычислительное
...другого во времени, но имеют одинаковую частоту следоваКния, которая в 2 раз меньше частоты генератора,На выходе элемента "И" 14 сигналстандартной длительности, т. е. равной периоду следования импульсов иа выходе генератора, появляется с частотой в 2 меньВшей, чем на выходе генератора. 3 а времямежду двумя такими импульсами происходит сложение двух чисел, величина которыхзадается с помощью коммутатора 11, в качестве которого могут быть использованыобычные переключатели.Величина первого и второго операндовзадается с помощью коммутатора путемсоответствующего подключения входов первого и второго триггеров управления 6 и7 к выходам старших (П -2) разрядов счетчика, На чертеже, для примера, показано,что набраны числа 27 и 24.При...
Вычислительное устройство для определения отношения биоэлектрических сигналов
Номер патента: 519734
Опубликовано: 30.06.1976
Авторы: Ганиев, Кучкаров, Маджидов, Сангинов
МПК: G06J 1/00
Метки: биоэлектрических, вычислительное, отношения, сигналов
...матрицы.причем А;коэффициент реципрокности КР =11 коэффициент синергии КС = - ";Ас;,Ан А 14 с,скоэффициент адекватности КА =л где А - проингегрированная величина биоэлектрической активности мышц, и с, /=1 - 8, где Фс-1,На фиг. 3, а показана также методика определения нескольких коэффициентов. Аналогично вычисляются и другие (всего 64 коэффициента). Для упрощения схемы управления устройством матрица фиг. 3, а приводится к виду фиг. 3, б.В блоке 5, основных (10 - 17) имеются два дополнительных запоминающих узла (18 и 20 25 30 35 40 45 50 55 60 65 19), наличие которых облегчают процесс управления,Работу блока управления рассмотрим на примере управления первым и вторым кадром записи. Управление восемью кадрами записи попарно объединено,...
Устройство для решения систем алгебраических уравлений
Номер патента: 529468
Опубликовано: 25.09.1976
Авторы: Бальва, Голего, Самойлов
МПК: G06J 1/00
Метки: алгебраических, решения, систем, уравлений
...вектора приращений, а вектор невязокполучается интегрированием частных приращений перемен-; 4 Оных.Решение эквивалентной системы уравнений Шеннона сводится к отысканию такихзначений переменных Х, при которых величины невязок с, становятся равными 0(нулю).Перед началом решения начальные значе,ния невязок, вычисляемые по формулам где= - )а индекс в круглых скоб х указывает номер шага вычислений, при начальных знвче ниях переменных заносятся в регистры 4 накопления величин невязок, величины коэф. фициентов при переменных в решаемой сис- .теме запоминаются в регистрах 1 памяти коэффициентов, в начальные значения пере- с менных заносятся в каждый из цифровых интеграторов 7 накопления переменных,При поступлении первого тактового импульса ь 1...
Вычислительная система
Номер патента: 530337
Опубликовано: 30.09.1976
Автор: Авдеев
МПК: G06J 1/00
Метки: вычислительная
...коммутации служит для приема, хранения кодов коммутации и настройки коммутатора 2 на соединение выходов и входов решающих блоков 1 1 пБлок 5 памяти кодов управления выполняет прием конечных значений числовыхданнь 1 х или кодов, позволяющих задать время решения блоков 1, - 1 п,прием информации о состоянии решающих блоков 1- 1 оиз блока управления 4 и выдачу этой информации в цифровую вычислительную машину 8,Блок управления 4 эсушествляет непосредственно взаимодействие с блоком 5 памяти кодов управления, синхронизирует работу б пэков 1- 1 п,определяет время ихрешения и формирует сигнал прерывания вцифровую вычислительную машину 8.В работе вычислительной системы можновыделить три основных режима: режим решения цифровой вычислительной...
Аналого-цифровое делительное устройство
Номер патента: 533943
Опубликовано: 30.10.1976
Автор: Хаиндрава
МПК: G06J 1/00
Метки: аналого-цифровое, делительное
...На выходе интегратора напряжение начинает увслцчиваться. В момент пгргсгчения нулевой осц интегрирующим напряж.нигм на выходе нуль-органа 13 образуется импульс, которыЙ зоздеЙстВугт на Входы блоков 14 и 15, На выходе блока 14 под действием данного цмпульа сцг:ал не образуется, а на первом выходе блока 15 появляется сигнал, который воздействует на первый Вход элемента 11 16 ц отпирает его. С Выхода генератора 19 Опорноп частоты чеОгз элгмент И 16 и зход Счет в счетчик 20 проходят импульсы, После очередного сравнсгия записанного числа В счетчике 20 с цфровым кодом, записанным в рггпстрг 22, на Выходе бока 21 сраВнгния кодов Образуот 51 импульсы, котэрыс с ОднОЙ ст 01 оны подаются на шину обнуления счетчика 20 и сбрасывают ггэ, а с другой...
Аналого-цифровое множительное устройство
Номер патента: 533944
Опубликовано: 30.10.1976
Автор: Саркисян
МПК: G06J 1/00
Метки: аналого-цифровое, множительное
...импульсов подключена к30 выходу блока управления, что позволяет ис533944 О клонт. цз устроцства дополнительные интегратор и компаратор.1-и ч;ртеже представлена блок-схема устрой тва.Аналого-цифровое множительное устройство содержит ключи 1, 2 и д, источник 1 эта. л ьц ц о го ц.р 5 же ц ц 5, и и те Г р а те .) 5, г с ма ) а. тор 6 о;ок 7 1 грав/ецц, гсцерат;",) 8 ц)цл,- сов, логи вский элсмецт И 9 и счетчик 10 импуль "он. Устроство работает следующим образом.Импсльс запмска поступает на вход блока 7 у:равлгния, после чего блок управления отк 1)ывает к.цо / н напри)кеис Е полклоает. ся к входу интегратора 5. Выходное напряжение цнтс ратора,полается на один лз вхолов компаратора б, а на другой его вход - постоянное напряжение /,. В момент...
Цифровой интегратор с контролем
Номер патента: 540269
Опубликовано: 25.12.1976
Авторы: Альвинский, Рубинштейн
МПК: G06J 1/00
Метки: интегратор, контролем, цифровой
...соединены с Ьи К-входами Р 7 К 5-триггера 17 знака соответственно.Цифровой интегратор с контролем работаетследующим о бр азо м.В рабочем режиме на вход реверсивногосчетчика 6 поступают импульсы приращенияподинтегральной функции с шины 19 через логический элемент И - ИЛИ 11.Состояние триггера 17 знака при этом задается сигналом управления реверсом с шины 20 через элементы 12, 13 запрета по асинхронным 8- и К-входам. При единичном (нулевом) уровне сигнала на шине 20 триггер 17знака устанавливается в состояние, соответ.ствующее сложению (вычитанию).В режиме контроля на шину 21 поступаетсигнал управления режимом в виде потенциала логической единицы. Он запрещает прохождение сигнала управления реверсом черезэлементы 12, 13 запрета и,...
Устройство для вычисления полиномов
Номер патента: 540270
Опубликовано: 25.12.1976
Авторы: Деревянко, Киселев, Мальцев, Манько, Чеховский
МПК: G06J 1/00
Метки: вычисления, полиномов
...соответствующих аргументам полинома; преобразователя аналог-частота 3; первого счетчика 4 с суммирующим счетным входом 5; группы элементов ИЛИ 6 - 6 к, первой и второй групп элементов И 7, - 7 к, 8 г - 8 к, накапливагощего сумматора 9; второго счетчика 10 с вычитающим счетным входом 11 и входом 12 записи двоичных чисел; управляющего триггера 13; двух ключей 14 и 15; генератора опорной частоты 16. Устройство имеет также информационный вход 17 для ввода двоичных кодов постоянных коэффициентов, четыре уггравляющих входа 18 - 21 и информационный вход 22 для ввода знаков коэффициентов.Подсчет члена полинома начинается с обнуления счетчика 4 импульсом, приходящим со входа 21. Одновременно коммутатор подключает ко входу преобразователя...
Устройство для уравновешивания цифровой модели
Номер патента: 542209
Опубликовано: 05.01.1977
Авторы: Бальва, Голего, Самойлов
МПК: G06J 1/00
Метки: модели, уравновешивания, цифровой
...скорость движения к решению невелика и эюспоненциально замедляется по мере приближения к решению.Целью изобретения является повышениебыстродействия устройства и коэффициентаиспользования оборудования.Поставленная цель достигается тем, чтов предложеннре устройство введена группаэлементов И, Первый вход каждого элемента И соединен с выходом знакового разряда соответствующего регистра накопления55величин невязок, второй вход - с выходом генератора тактовых импульсов, а выход - с соответствующими входами блэкаформирования приращений невязок и блокаобразования переменных. Это позволяет сформировать вепичины приращений неизвестных, пропорциональных знаку величин невязок, снимаемых со знаковых разрядов регистров накоппения величин...
Аналого-цифровой функциональный преобразователь
Номер патента: 542210
Опубликовано: 05.01.1977
Автор: Тарасенко
МПК: G06J 1/00
Метки: аналого-цифровой, функциональный
...8, элемент ИЛИ 9 и элемент И1 С. Счетный вход управляемого делителя частоты 7 соединен с входом. 11 0преобразователя, а выход счетчика импульсов 1 подключен к выходу 12 преобразователя.Работает преобразователь следуюшим.образом. 5На вход 11 поступает входной частотно-импульсный сигнал, Частота входныхимпульсов делится управляемым делителем 7 представляющим, собой двоичныйсчетчик, в котором возможна разовая установка кода числа д/ . После заполненияделителя на его выходе появляется им. -пульс переполнения, который через элемент ИЛИ 9 поступает на счетчик (текущего значения функции) 1, Кроме того, вы- уходной импульс управляемого делителя 7,задержанный элементом. задержки 8, используется для повторной установки кода числаф через группу...
Аналого-цифровое делительное устройство
Номер патента: 546906
Опубликовано: 15.02.1977
Авторы: Боюн, Козлов, Писарский
МПК: G06J 1/00
Метки: аналого-цифровое, делительное
...соединены со входами второго узла токовой компенсации.На чертеже приведена схема описываемого устройства.Оно содержит блоки формирования сигналов управления 1 и 2, узлы токовой компенсации 3 и 4, реверсивные счетчики 5 и 6 соответственно делимого и делителя, сумматор 7, элементы И 8 и 9 прямого кода соответственно делимого и делителя, элементы И 10 и 11 обратного кода соответственно делимого и делителя, элементы ИЛИ 12, дополнительный элемент ИЛИ 13, элемент задержки 14, входы 15 и 16 соответственно делимого и делителя и выход 17.На входы 15 и 16 поступают аналоговые величины Хделимого и величины Уделителя соответственно. В первом такте с помощью блока формирования сигналов управления 1 осуществляется сравнение аналоговой величины...