Устройство для решения нелинейных задач теории поля

(50 С Об 31/ 1ЕТЕНИЯ "ВУ ен к счетно ка, группа в чена к групп первый выход с входом зап информационн(54) (57) УСТРОЙСТВО ДЛЯ РЕШЕНИЯНЕЛИНЕЙНЫХ ЗАДАЧ ТЕОРИИ ПОЛЯ, содержащее коммутатор, цифроаналоговыйпреобразователь, блок кодоуправляемых резисторов, Б.-сетку, группа граничных узлов которой соединена с группой информационных входов коммутатора и с первой группой выводов блокакодоуправляемых резисторов, о т л ич а ю щ е е с я тем, что, с цельюповышения быстродействия, в неговведены блок умножителей, блок умножения, блок памяти, аналого-цифровой .преобразователь, блок задания нелинейности типа экспоненты, токозадающий резистор и блок управления, состоящий из четырех счетчиков, двухрегистров, дешифратора, двух блоковсравнения, элемента И, элемента ИЛИ,элемента задержки, триггера и генератора тактовых импульсов, выход которого подключен к первому входуэлемента И, второй вход которого соединен с выходом триггера, первыйустановочный вход которого соединенс выходом элемента ИЛИ, первый входкоторого является входом запускаустройства, выход элемента И подклюГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ОПИСАНИЕ ИЗОБ К АВТОРСКОМУ СВИДЕТЕЛЬСТ(46) 15.05.85. Бюл. У 18 (72) Ю.М,Мацевитый и О.С.Цаканян (71) Институт проблем машиностроения АН Украинской ССР(56) Авторское свидетельство СССР В 492890, кл. С 06 С 7/56, 1974.Авторское свидетельство СССР К 491963, кл. С 06 С 7/56, 1974. му входу первого счетчиходов которого подклюе входов дешифратора,которого соединенси блока памяти, группи входов которого подключена к группе выходов второгосчетчика, счетный вход которого соединен с выходом первого блока сравнения, первый вход которого соединен с выходом первого регистра,второй выход дешифратора соединенсо стробирующими входами блока умножителей, блока умножения и цифроаналогового преобразователя, информационный вход которого соединен с первым выходом блока памяти, второй выход которого соединен с информационными входами блока умножителей,блока умножения, третий выход дешифратора подключен к стробирующемувходу коммутатора, кодовый адресныйвход которого соединен с выходомтретьего счетчика и с первым входомвторого блока сравнения, выход которого подключен к входам записи кодаблока умножителей, блока умножения,цифроаналогового преобразователя,блока кодоуправляемых резисторов,к счетному входу четвертого счетчика, к второму установочному входутриггера и через элемент задержки -к второму входу элемента ИЛИ, выходчетвертого счетчика соединен с вторым входом первого блока сравнения,выход второго регистра подключенк второму входу второго блока сравнения, четвертый выход дешифратора соединен с управляющим входом аналогоцифрового преобразователя, выход ко1156101 даь(Т -Т) =- (Т) цп О торого соединен с информационнымвходом блока кодоуправляемых резисторов, пятый выход дешифратора подключен к стробирующему входу блокакадоуправляемых резисторов, к входуразрешения счета первого счетчикаи к счетному входу гретьего счетчика,выход цифроаналогового преобразователя подключен к входу блока умножителей, .выход которого соединен с группой граничных узлов К-сетки, выход Изобретение относится к вычислительной технике и предназначено для решения нелинейных задач теории поля, в частности, нелинейных задач теплопровадности.Моделирование нелинейных переменных во времени граничных условий П 1 роможет быть осуществлено путем итеративного изменения параметров аналогового процессора, если в алгоритмработы устройства заложен метод Либмана или его несколько измененный вариант.Граничные условия в виде (1) илив виде о(Т;1(811 = -/21 20 ЪЭполучающемся после применения подстановак, например, преобразования КирхгофаТ25 могут быть реализованы традиционными путями с помощью аналоговых устройств.Цель изобретения - повышение быстродействия.На фиг. 1 представлена блок-схема устройства; на фиг. 2 - блок-схема35 блока управления.Устройство содержит К-сетку 1, коммутатор 2, блок 3 умножителей, блок 4 умножения, цифроаналоговый коммутатора через блок задания нелинейности типа экспоненты подключенк информационному входу блока умножения, выход которого соединен с информационным входом аналого-цифровогопреобразователя и с первым выводомтоказадающего резистора, второй вывод которого соединен с шиной нулевого потенциала, которая соединенас второй группой выводов блока кодоуправляемых резисторов,2преобразователь 5, блок 6 памяти, блок 7 кодоуправляемых резисторов, блок 8 задания нелинейности типа экспоненты, аналого-цифровой преобразователь 9, такоэадающий резистор 10, блок 11 управления.Блок 11 управления содержит генератор 12 тактовых импульсов, элемент И 13, счетчик 14, дешифратор 15, элемент ИЛИ 16, триггер 17, элемент задержки 18, счетчик 19, блок 20 сравнения, регистр 21, счетчик 22, блок 23 сравнения, счетчик 24, ре- гистр 25.Устройство работает следующим образом.После ввода исходных данных в блок 6 памяти (эта информация заносится перед решением задачи из вычислительной системы, которая на чертеже не изображена), в который заносится значение функций М(Т) и Т (с) для каждого шага во времени, и набора функции в блок 8, по сигналам иэ блока 11 управления считывается значение К из блока 6 памяти и поступает на цифровые входы блоков 3 и 4, значения Тс записываются в ЦАП 5. В результате на выходе блока 3 формируется ток, пропорциональный произведению Ы Т , который поступает в граничный узел К-сетки 1. После задания токов во все граничные узлы К-сетки на ней формируется решение, которое соответствует первому приближению.йДля получения второго приближенного решения на данном временном56101 4 5 1 О 15 20 25 30 35 40 45 50 55 з 11шаге из блока 11 управления поступают сигналы, которые включают коммутатор 2, подключающий граничныйузел В-сетки к блоку 8, которыйв зависимости от величины потенциала, пропорционального О, формируетзначение функции Т(О)/д, В результатена входе аналого-цифрового преобразователя 9 поступает потенциал,пропорциональный Ф ТО)/ 8. Послепреобразования аналогового потенциала М Т(0)/О в цифровой код АЦП 9дискретная информация о потенциалезаписывается в буферный регистр блока 7, где она запоминается. Коммутатор 2 продолжает обход всех граничных точек, для которых производится запись корректируемых параметров в соответствующие им кодоуправляемые проводимости блокаПо окончании этого процесса из блока 11 управления поступает сигналв блок 7, т.е. происходит записьинформации из буферных регистровблока 7 в их вторые регистры. В результате в узлы К-сетки 1 подаетсяток, пропорциональный выражению (2).Таким образом, цифровой процессорне участвует в итерационном процессе, что существенно сокращает времярешения задачи.Блок 11 управления работает следующим образом,Перед началом решения задачи происходит сброс информации в счетчиках 14, 19, 22 и 24, в триггере 17и регистрах 21 и 25. Затем с помощью клавишного регистра задаютсяколичество узловых точек К-сеткив регистр 21 и количество итераций,необходимых для получения решенияна временном шаге в регистр 25, После этого дается команда "Пуск", покоторой на выходе схемы ИЛИ 16 формируется импульс, устанавливающийтриггер 17 в единичное состояние,которое разрешает прохождение импульсов с генератора 12. На счетчике 14 устанавливается последовательность кодов, которые подаются надешифратор 15, На выходах дешифратора 15 формируется последовательностьмикрокоманд, разрешающих считываниеинформации из блока 6 памяти, согласно адресу, сформированному навыходе счетчика 24. Следующая микрокоманда разрешает запись в буферныерегистры блока / блоков 3, 4 и в буферный регистр ЦАП 5, очередная микрокоманда производит пуск коммутатора 2, который подключает узловуюточку к входу блока 8 по адресу,сформированному на выходе счетчика 19. После этого следующая микрокоманда с выхода дешифратора 15 разрешает аналого-цифровому преобразователю 9 произвести преобразованиеаналоговой информации в дискретную,которая записывается в буферный регистр блока 7 по следующей микрокоманде с дешифратора 15, по которойтакже осуществляется сброс счетчика 14. Очередной импульс с генератора 1 начинает повторять обработку следующей узловой точки, адрес которой формируется на счетчике 19 по этому же сигналу. Этот процесс повторяется до тех пор, пока не будет записана вся информация во все буферные регистры блока 7, о чем свидетельствует импульс, появляющийся на выходе блока 20 сравнения, по которому происходит одновременная запись информации из буферных регистров блока 7 в их вторые регистры, в результате чего происходит преобразование цифровой информации в аналоговую и на К-сетке 1 формируется решение для данной итерации, Во время формирования решения импульсы с генератора 1 не поступают на вход счетчика 14, так как элемент И 13 запирается потенциалом с триггера 17, управление которым производится импульсом с выхода блока 20 сравнения, поступающего также на счетчик 22. Этот же импульс с помощью элемента 18 задержки разрешает прохождение очередной серии импульсов с генератора 1. С этого момента начинается очередная итерация.Таким образом, итерационный процесс осуществляется до тех пор, пока на выходе блока 23 сравнения не сформируется импульс, свидетельствующий об окончании итерационного процесса на временном шаге. Этот импульс поступает на счетчик 24, на котором формируется код, являющийся адресом для блока 6 памяти.,2 Составитель В.РыбиРедактор К.Волощук Техред З.Палий рректор В.Гирняк 8/47 ВНИ Тираж 710 ПодписноеИ Государственного комитета СССРпо делам изобретений и открытийосква, Ж, Раущская наб., д, 4/5 аказ 13035 Филиал ППП "Патент", г.ужгород, ул.Проектная