Устройство для цифрового измерения, запоминания и воспроизведения дискретных значений однократного сигнала

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН ОЮ 01) Зд) С 06 Л 1/00 ь.;,Гк ОПИСАНИЕ ИЗОБРЕТЕНИЯючещФ ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(71) Белорусский государственный университет им. В.И.Ленина (53) 681.327(088.8)(56) 1, Авторское свидетельство СССР В 617776, кл. С 06 7 1/00, 1978.2, Авторское свидетельство СССР В 868790, кп, С 06 3 1/00, 1980 (прототип).(54)(57) УСТРОЙСТВО ДЛЯ ЦИФРОВОГО ИЗМЕРЕНИЯ, ЗАПОМИНАНИЯ И ВОСПРОИЗВЕДЕНИЯ ДИСКРЕТНЫХ ЗНАЧЕНИЙ ОДНОКРАТНОГО СИГНАЛА, содержащее аналого-цифровой преобразователь, формирователь сигналовблок памяти, блок синхронизации, блок индикации, мультиплексор, первый и второй счет- чики адресов, элементы И, первый триггер, счетчик считанных слов и блок управления, причем первый вход аналого-цифрового преобразователя является входом устройства, второй вход подключен к первому выходу блока синхронизации, а выход соединен с первым входом блока памяти и входом формирователя сигналов, выход которого подключен к входу блока управления, первый выход которого соединен с одним из входов первого триггера, выход которого пЬдключен к первому входу первого элемента И, второй и третий выходы блока синхронизации подключены к второму входу первого и первому входу второго элементов И, выходы которых соединены соответственно с входом первого счетчика адресов и первым входом второго счетчика адресов, о т л и ч а ющ е е с я тем, что, с целью повыщеения быстродействия и упрощения устройства, в него введены вычитатель, регистр, блок сравнения и второй триггер, входы которого подключены соответственно к второму выходу блока управления и выходу счетчика считанных слов, первый вход которого соединен с третьим выходом блока синхронизации, выход второго триггераподключен к вторым входам счетчика считанных слов и второго элемента И, выходы счетчиков адресов соединены с первым и вторым входами мультиплексора и входами блока сравнения, выход а которого подключен к другому входу первого триггера, вьмод формирователя сигналов соединен с.первым входом второго счетчика адресов, второй вход которого подключен к выходу вычитателя, входы которого соединены соответственно с выходом первого счетчика адресов и выходом регистра, четвертый выход блока синхронизации подключен к второму входу блока памяти и третьему входу мультиплекс 1 ра, выходы которых соединены соответственно с входом блока индикации и , третьим входом блока памяти.б 671111Изобретение относится к измерительной технике, а именно к устройствам записи и воспроизведения однократных сигналов.Известно устройство для цифровогоизмерения и регистрации дискретныхзначений однократного сигнала, содержащее аттенюатор, аналого-цифровойпреобразователь, блок основной памяти, индикатор, синхронизатор, блок 1 Опамяти предыстории, мультиплексор,два регистра, вычитатель, цифровойкомпаратор, два триггера, схему И,счетчики адресов памяти предысториии основной памяти 11,15 Однако это устройство обладает низкой разрешающей способностью.Наиболее близким техническим решением к изобретению является устрайст 29 во для цифрового измерения, запоминания и многократного воспроизведения дискретных значений однократного процесса, содержащее аналого-циФровой преобразователь, выход которого25 подключен к входу лака определения границ сообщений и к первому входу первого блока памяти одновременно, а выход последнего соединен с первым входом мультиплексора, выход которого подсоединен к входу индикатора, при этом выход блока определения границ сообщений соединен с первым входом триггера, а вторые входы первого и второго блоков памяти соединены с вы. ходами первого и второго счетчиков З 5 адресов соответственно, семь элементов И, счетчик объема сигнала, первый и второй счетчики объема памяти, формирователь импульсов и блок управ. ления, причем выход аналого-цифрово - 40 го преобразователя соединен с первым входом второго блока памяти, выход которого подсоединен к второму входу мультиплексора, управляющий вход которого соединен с первым выходом блока управления, второй и третий выходы которого подключены к первым входам первого и второго элементов И соответственно, вторые входы которых объединены между собой и соединены 50 с первым выходом блока синхронизации и с управляющим входом аналого-цифрового преобразователя одновременно, а выходы первого и второго элементов И подключены к входам первого 55 и второго счетчиков адреса соответственно, кроме того, второй выход синхронизатора подсоединен к первому входу третьего элемента И. второйВхОд кОтОРОГО санди.,ап с Ц выходомтриггера, а выход - с входом сч етчика объема сигнала, выход котарогсчерез формиронатець подключен к второму входу триггера и первому входублока управлеция одновременно причем второй нхад 6 тока. управлениясоединец . ,пранляюьС.д ныхапам блокаопределения гра:-.:,ц сообщений третий - с клеммой "Пуск", а четвертый - с выходам первого счетчикаобъема памяти, вход которого подсое.динен к выходу четвертого элемента И, первый вход которого соединенс первым входом пятого элемента И и третьим выходом сицхронизатора одновременно, а. нтарай вход четвертогоэлемента И - с четнертым выходомблока управления пятый выход которого подключен к второму входу пятогоэлемента И, выход которого соединенс входом второго счетчика объема памяти выход которого соединен с пятымвходом блока управления, при этомшестой и седьмой выходы блока упранления подсоединены к первым входамшестого и седьмого элементов И, вторые входы которых соединены с четвертым и пятым выходаья синхронизаторасоответственно, а выходы шестогои седьмого .элементов И - с управляющими входами второго и первого блоков памяти соответственно 2 ,Однако в известном устройстве вывод дискретных отсчетов однократного сигнала начинается только после полной его записи в память, поэтому имеется некоторая задержка между срабатыванием блока определения границ сигнала и выводом сигнала на индикатор, что снижает быстродействие устройства. В некоторых случаях такая задержка нежелательна, например при работе с ЭВМ, Кроме того, при применении памяти, быстродействие которой выше, чем это требуется для записи информации с аналога-цифрового преобразователя, устройство неоправдано сложно.Целью изобретения является повыше ние быстродействия и упрощение устройства.Поставленная цель достигается тем, что в устройство для цифрового . измерения, запоминания и воспроизве- дения дискретных значений однократного сигнала, содержащее аналого40 45 50 55 цифровой преобразователь, формирователь сигналов, блок памяти, блоксинхронизации, блок индикации, мультиплексор, первый и второй счетчикиадресов, элементы И, первый триггер,счетчик считанных слов и блок управления, причем первый вход аналогоцифрового преобразователя являетсявходом устройства, второй вход подключен к первому вьжоду блока синхронизации, а выход соединен с первым входом блока памяти и входомФормирователя сигналов, выход которого подключен к входу блока управления, первый выход которого соединен с одним из входов первого триггера, выход которого подключен кпервому входу первого элемента И,второй и третий выходы блока синхронизации подключены к второму входупервого и первому входу второго элементов И, выходр которых соединенысоответственно, с входом первогосчетчика адресов с первым входом второго счетчика адресов, введены вьиитатель, регистр, блок сравненияи второй триггер, входы которогоподключены соответственно к второмувыходу блока управления и выходусчетчика считанных слов, первый входкоторого соединен с третьим выходомблока синхронизации, выход второготриггера подключен к вторым входамсчетчика считанных слов и второгоэлемента И, выходы счетчиков адресовсоединены с первым и вторым входамимультиплексора и входами блока сравнения, выход которого подключенк другому входу первого триггера,выход формирователя сигналов соединен с первым входом второго счетчикаадресов, второй вход которого подключен к выходу вьиитателя, входыкоторого соединены соответственнос выходом первого счетчика адресови выходом регистра, четвертый выходблока синхронизации подключен к второму входу блока памяти и третьемувходу мультиплексора, выходы которыхсоединены соответственно с входомблока индикации и третьим входомблока памяти. На чертеже изображена структурная схема предложенного устройства,Устройство содержит аналого-цифровой преобразователь (АЦП) 1, формирователь 2 сигналов, служащий для формирования импульсов, определяющих 5 1 О 15 20 25 30 35 гранины слона (сообщения), блок 3 .памяти, блок 4 синхронизации, блок 5 индикации, мультиплексор 6, блок 7 сравнения, первый 8 и второй 9 счетчики адресов, первый 10 и второй 11 элементы И, первьп 12 и второй 13 триггеры, вычитатель 14, счетчик 15 считанных слов, блок 16 управления и регистр 17, служащий для хранения предыстории.Устройство работает следующимобразом,По сигналу "Пуск" от блока 16 устанавливается в единицу первый триггер 12, и импульсы от блока 4 поступают через элемент И 10 на счетчик 8. Если в этот момент на блок 3 памяти подается сигнал "Запись", то мультиплексор 6 подключает выходы счетчика 8 к адресным входам блока 3 памяти и в выбранную ячейку записываются коды с выхода АЦП 1. В следующем такте (через интервал Т 1 меньший, чем интервал Т 2, который равен времени преобразования АЦП) на входе блока 3 памяти изменяется сигнал на "Чтение", что приводит к подключению через мультиплексор 6 выходов счетчика 9 и из блока 3 считываются данные. В следующий такт блок 3 переходит снова в режим записи, а в счетчик 8 добавляется один импульс от блока 4 синхронизации, за. тем через интервал Т 1 блок 3 памяти переходит в режим чтения, но содержи мое счетчика 9 не изменяется, так как триггер 13 находится в исходном состоянии в нуле. Таким образом происходит поочередная запись во все ячейки блока 3 памяти, при этом коды АЦП (К+1)-го преобразования записываются в блок 3 памяти на место первой ординаты и т.д.При появлении на входе устройства электрического импульса на выходе АЦП 1 появляется код, резко отличающийся по величине от цифрового кода предыдущих моментов времени. Формирователь 2 вырабатывает импульс, по переднему Фронту которого в счетчик 9 записывается число, равноеразности номера ячейки памяти, в которую в данный момент записываетсяочередное дискретное значение входного сигнала, и числа, установленного на регистре 17. Одновременно импульс с выхода формирователя 2 пост,5 11176 пает в блок 16 управления, где задерживается, если это необходимо по условиям согласования с блоком 5, прежде чем опрокидывает триггер 13 в состояние единицы. С этого момента 5 импульсы от блока 4 синхронизации имеют возможность пройти через элемент И 11 на входы счетчиков 9 и 15, Импульсы от блока 4 синхронизации поступают. на указанные счетчики 1 б только в момент, когда на входе блока 3 памяти имеется сигнал чтения.При чтении адрес блока памяти определяется содержимым второго счетчика 9, начальное состояние кото. 15 рого равно разности, определяемой по выходу .вычитателя 14, адресов памяти в .момент срабатывания формирователя 2 и числа,.установленного на регистре 17. При таком решении 20 скорость считывания данных из блока памяти и скорость записи данных в память может быть различна, поэтому при совпадении состояний счетчиков 8 и 9 появляется импульс на вы ходе блока 7 сравнения, который поступает на вход триггера 12 и опрокидывает его в нулевое состояние. Последующее включение этого триггера возможно только от блока 16 по сиг- зО налу Пуск". Это.предохраняет наложение сигнала. на еще не считанную его часть, Даже при остановившемся 67 бсчетчике 8 на счетчик 9 адресов продолжают цоступать импульсы и происходит считывание информации из блока 3 памяти, В момент переполнениясчетчика.15 считанных слов, объемкоторого устанавливается равным сумме объема предыстории и сигнала, наего выходе появляется импульс, который опрокидывает триггер 13 в кулевое состояние, и на этом заканчивается процесс чтения информации изблока 3 памяти, Последующий пуск.возможен только по сигналу от блока 16,Таким образом, предложенное техническое рещение позволяет записыватьдискретные значения. однократного сигнала в блок памяти,.хранить их довывода информации, вывод данных иэблока памяти осуществлять с минимальной задержкой после начала записиоднократного сигнала, не ожидая егоокончания, причем вывод осуществлятьс предысторией сигнала, В устройствеимеется возможность изменять как объем считываемой предыстории, так иобъем сигнала, естественно, чтобысумма объема . предыстории и объемасигнала ие превышала объема памяти,Уменьшение до минимума времени задержки между появлением сигнала и еговыводом позволяет улучшить разрешающую способность.61117667 боставитель В.РШишкина Техред С.Легез вКорректор В. Синицкая едакт 698 Подписное твенного комитета СССР изобретений и открытий 5, Раушская наб ., д. 4/5 аказ 7223/3 ВН5 ТирамИИПИ Государпо делам