Устройство для преобразования компонент тензора

Союз Советски вСоциалистическикРеспублик ОП ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(23) П риорнтет Опубликовано 15,05,80, Бюллетень % 18 ло делам изобретений и открытий(088.8) Дата опубликования описания 16,05,80(71) Заявитель Новороссийское высшее инженерное морское училище(54) УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ КОМПОНЕНТ ТЕНЗОРА%1 после второй лъА 12 ы Ат Изобретение относится к вычислительной технике и предназначено для построения на его основе специализированныхЦВМ.Известны арифметическйе устройства5для обработки координат векторов, предназначенных для решения задач, содержащих большое количество координатных преобразований. Эти устройства выполняютпреобразование координат вектора при повороте осей прямоугольных координат ( Х,1 ) на угол сС, то естьС, (1)где.с:, 11 - матрица поворота косова эгкд= -ела сомординат,Они содержат сдвигающие реГистры, коммутирующие блоки, сумматоры-вычитате 1ли и позволяют выполнять преобразование(1) на порядок быстрее, чем традиционные арифметические устройства, Преобразование (1) можно считать преобразова 2нием компонент одновалентного тензора (каким является вектор) на плоскости ЯНа практике часто требуется проводить преобразование компонент двухвалентного тензора, которое имеет видА=с с(2) где Ст - транспортированная матрица вращения;АиАА="з матрица компонент тензора.Аи 2 хПреобразование (2) может быть выполнено с помощью указанных устройств за четыре операции поворота, причем после первой операции будем иметь734703 5О Однако такое время реализации не всегда.допустимо на практике,Наиболее близким по технической реализации является арифметическое устройство, работающее по алгоритму Волдерам;=у.,+ра ,(4) или в:к Б+ у(5)0= сгсд -В предыдущих выражениях Х, У, 6 - значения координат и угла на 1-ой итерации; 1-, - оператор направления вращения, равный дпя соотношения (4) 3после третьейд =Си четвертойАц:с ь позволяющее вычислять координаты;: в 1 рп (-У;)У 1 - угловая скорость, равна О-с 1 у" 2 ";К- коэффициент общего удлинения вектора, равный произведению коэффициентовудлинения на каждой итерацииОК;= И 4+2Х, У, О =А- исходные данные;1- номер итерации ( 1=1,2ф 0)Арифметическое устройство, реализующее алгоритм (3), состоит из двух сдвигаюших регистров, накапливающих значения координат, регистра угла и трех сумматоров-вычитателей, причем выходы регистров координат соединены с первымивходами двух сумматоров-вычитателей,вторые входы которых соединены черезкоммутирующие блоки со сдвиговыми выходами противоположных регистров; выходрегистра угла соединен с первым входомтретьего сумматора-вычитателя, на второйвход которого подаются, значения угловыхпостоянных, выходы сумматоров-вычитателей соединены со входами соответствующих регистров 11,15 20 25 Зо 35 40 45 50 55 4Наиболее близким к предлагаемому яв-. ляется устройство для преобразования компонент тензора, содержащее три регистра сдвига, два коммутирующих блока, три сумматора-вычитателя, причем выходы первого и второго регистров сдвига соединены с соответствующими входами коммутирующих блоков, управляющие входы которых подсоединены к первому входу устройства, вход старшего разряда третьего регистра соединен с выходомтретьего сумматора-вычитателя и первым,выходом устройства, выходы младших разрядов регистров сдвига подключены к первым входам сумматоров-вычитателей, второй вход третьего сумматора-вычитателясоединен с вторым входом устройства,входы первого и второго регистров сдвига подсоединены ко второму и третьемувыходам устройства соответственно (21,Н едостатко м таких устройс тв являетсябольшое время реализации пробразованияравное времени выполнения четырех операций поворота вектора,Цель изобретения - повышение быстродействия устройства при выполнении преобразования компонент тензора.Указанная цель достигается тем, чтоустройство содержит четвертый и пятыйрегистры сдвига, третий и четвертый коммутирующие блоки, четвертый и пятыйсумматоры-вычитатели, три сумматора,три вычитателя и два элемента запрета,причем выходы четвертого и пятого регистров сдвига соединены соответственно совходами третьего и четвертого коммутирующих блоков, управляющие входы которых подключены к первому входу устройства, первые выходы первого и четвертого коммутирующих блоков подключены ковходам первого вычитателя, первые выходы второго и третьего коммутирующихблоков соединены с входами первого сумматора; выходы четвертого и пятого регистров сдвига подключены соответственно к первым входам четвертого и пятогосумматоров-вычитателей, выходы первоговычитателя и первого сумматора соединены со вторыми входами второго, четвертого и первого, пятого сумматоров-вычитателей соответственно, входы второгосумматора подключены к выходу первогосумматора-вычитателя и второму выходучетвертого коммутирующего блока, а выход - к второму выходу устройства, входы второго вычитателя соединены соответственно с выходом второго сумматора-вычитателя и вторым выходом третьего ком 73475мутирующего блоке, я выход - с третьим выходом устройства, входы третьего Вычитателя подключены соответственно к выходу четвертого суммячоря-вычитателя и второму выходу второго коммутирующего блока, а выход - к четвертому выходу устройства и входу первого элемента запрета, входы третьего сумматора соединены со вторым выходом первого коммутирующего блока и выходом пятого сумматора-вычитатепя, я выход - с пятым выходом устройства и входом второго элемента запрета, управляющие входы элементов запрета подключены к третьему входу устройства, а выходы - ко входам 15 четвертого и пятого регистров сдвига соответственно, управляющие входы всех сумматоров-вычитатепей подключены к четвертому входу .устройства,Преобразование компонент тензора вы полняется по алгоритму(где значенияопределяются по формупе (6), а 9=с Реализация алгоритма (8) выполняется за то же время, что и алгоритм (3), причем результирующие компо 35 ненты получаются в масштабеик =и (л+ г )г, лПри задании начальных значений А =Ч Ь глл л лг = Х и сохрайении раВенстВЯ А = А д О = 40гл 22со устройство реализует алгоритм(3).На чертеже показана блок-схема устройства.45Схема устройства содержит пять регистров 1-5 сдвига, три сумматора 12, 13, 29, три вычитятеля 17, 18, 28, пять сумматоров-вычитателей 6-10, четыре коммутирующих блока. 23-26, при 50 чем выходы младших разрядов регистров 1-5 сдвига соединены с первыми входами сумматоров-вычитателей 6-10 соответственно, входы старших разрядов регистра 1 непссредствеццо, а регистра 4 через элемент 11 НЕ соединены с выходами сумматоров 12, 13 и выходами устройства 14 (А, 15(Аг;1 соответственно, входы регистра 2 непосредственно, а ре 03 6гистра 3 через элемент 16 НЕ соединены с выходами вычитятепей 17, 18 и выходами устройства 19 (А,Д, 20 (Аг) соответственновыход регистра 5 соединен со ВхОдОм сумматора-Бычитатэля 10 Вто рой вход которого является входом 2 1 устройства, (узловой постоянной Ч), а выход соединен со входом регистра 5 и является выходом 22 (с ) устройства, выходы всех разрядов регистров 1-4 соединены соответственно со входами коммутирующих блоков 23-26, управляющие входы которых соединены со входом 27 (управляющего сигнала) устройства, первые выходы коммутирующих блоков 23, 26 подключены ко входам вычитатепя 28, а блоков 24, 25 ко входам сумматора 29, выход вычитатепя 28 подключен ко Вторым входам сумматоров-вычитатепей 7 и 8, а выход сумматора 29 - ко вторым входам сумматоров-вычитателей 6 и В, первые входы сумматоров 12 и 13 соединены с выходами сумматоров-вычитателей 6 и 9, вторые входы со вторыми выходами блоков 26 и 23 соответственно, первые входы вычитатепей 17, 18 соединены с выходами сумматоров-вычитателей 7, 8,а вторые-со вторыми выходами блоков 25 и 24 соответственно, управляющие входы элементов 11, 16 НЕ соединены с входом 30 устройства,(запрета) а управляющие входы сумматоров-вычитателей 6-10 с входом 31 ( ) устройства.При вычислении соотношений (2) предлагаемое устройство работает по алгоритму (8), я при вычислении соотношений4), (5) - по апгоритму (3), В первомслучае устройство работает следующим образом,Операнды лл 1А 211 А 241 1 221А6. хранятся В регистрах 1-5, на вход30 сигнал запрета не подается, по команде 1-й итерации из устройства управления по входу 27 все коммутирующие блоки соединяют свои первые выходы с выходами соответствующих разрядов регистров таким образом, что на входы блоков28, 28 поступают операнды, умноженныена величину 2 , а свои вторые выходытаким образом, чтобы на входы блоков12, 13, 17, 18 поступали операнды, умноженные на величину 2 ", С выходовмладших разрядов регистров 1-5 операнды поступают на входы сумматоров-вычитателей 6-10, где в соответствии с сигналомпоступающим по входу 31 изустройства управления,. суммируются (вы- .читаются) с величинами ( А 2+Аггел ),(А 22 - А+; ) Ч, которые поступают свходов блоков 28, 29 и из запоминающе-го устройства по входу 21 соответственно,С выходов сумматоров-вычитателей 6-9результаты поступают на входы сумматоров 12, 13 и вычитателей 17, 18, гдесуммируются (вычитаются) с соответству 3ющими операндами, умноженными на 2Результаты операций А+ц, А 2,+) фд А 221 и) 1 записываются в р р1-5 соответственно, причем величина 64подается по выходу 22 в устройство управления, где используются для выработкисигнала Ф .Процесс повторяется до вы,+,полнения заданного количества итераций. 15В конце операции результаты выводятсяиз устройства по линиям 14, 19, 20 и 15,При вычислении соотношений (4) работа устройства аналогична описанному процессу с той разницей, что в регистры 1- 204 заносятся значения ХЧ90соответственно, а на вход 30 поступает.сигнал запрета. В случае вычисления соотношений (5) функция получается какфункция знака - У, снимаемого в уст 5ройство управления с выхода 19.Эффективность предлагаемого изобретения заключается в сокращении временипреобразования компонент тензора в 4 раза при увеличении объема оборудованияменее чем в 2 раза,Формула изобретения35Устройство для преобразования компонент тензора, содержащее три регистра сдвига, два коммутирующих блока, три сумматора-вычитателя, причем выходы первого и второго регистров сдвига соедине ны со входами соответствующих коммутирующих блоков, управляющие входы которых подсоединены к первому входу устрой ства, вход старшего разряда третьего ре- гистра соединен с выходом третьего сум матора-вычитателя и первым выходом устройства, выходы младших разрядов регистров сдвига подключены к первым входам соответствующих сумматоров-вычитателей, второй вход третьего сумматора-вычитатеО ля соединен со вторым входом устройства, входы первого и второго регистров сдвига соединены со вторым и третьим выходами устройства соответственно, о т л и - ч а ю щ е е с я тем, что, с целью повышения быстродействия, устройство содержит четвертый и пятый регистры сдвига, третий и четвертый коммутирующиеблоки, четвертый и пятый сумматоры-вычитатели, три сумматора, три вычитателяи два элемента запрета, причем выходычетвертого и пятого регистров сдвига соединены соответственно со входами третьего и четвертого коммутирующих блоков,управляющие входы которых подключены кпервому входу устройства, первые выходыпервого и четвертого коммутирующих блоков подключены ко входам первого вычитателя, первые выходы второго и третьего коммутирующих блоков соединены свходами первого сумматора, выходы четвертого и пятого регистров сдвига подключены соответственно к первым входам четвертого и пятого сумматоров-вычитателей,выходы первого вычитателя и первогосумматора соединены со вторыми входами второго, четвертого и первого, пятогосумматоров-вычитателей соответственно,входы второго сумматора подключены квыходу первого сумматора-вычитателя ивторому выходу четвертого коммутирующего блока, а выход - к второму выходуустройства, входы второго вычитателясоединены соответственно с выходом второго сумматора-вычитателя и вторым выходом третьего коммутирующего блока, авыход - с третьим выходом устройства,входы третьего вычитателя подключенысоответственно к выходу четвертого сум-.матора-вычитателя и второму выходу второго коммутирующего блока, а выход - кчетвертому выходу устройства и входупервого элемента запрета, входы третьего сумматора соединены со вторым выходом первого коммутирующего блока и выходом пятого сумматора-вычитателя, авыход - с пятым выходом устройства ивходом второго элемента запрета, управляющие входы элементов запрета подключенык третьему входу устройства, а вмходы -ко входам четвертого и пятого регистровсдвига соответственно, управляющие входы сумматоров-вычитателей подключенык четвертому входу устройства.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРМ 445042, кл. Я 06 Р 15/20, 1974.2. "Электроника", 1966, Мо 18,30-38 (прототип),134703 Составитель Б. Суббот олесникова Техред И. Астаиощ Корртор М Редактор 2224/12 Тираж 753. Подп ЦНИИПИ Государственного комитета С по делам изобретений и открытий 113035, Москва, Ж, Раушская наб