Цифровой вычислитель функций синуса и косииуса

(51) 1 К з О 061 15 34 присоединением заявки сударственныи иомите авета Министров СССР оо делам изобретенийи отирь тий(32) Ппиорптет Опубликовано 15.03.74. Вюллстень ЛЪ 10 Дата опубликования описания 12.08.74 153)ДК 681.325(088.8 72) Авторы изобретения М. Зайцев и утко 71) Заявитель кии ра техническпи ииститу ОВОЙ ВЫЧИСЛИТЕЛЬ ФУНКЦИИСИНУСА И КОСИНУСА(54) Изобретение может оыть использовано в устройствах цифрового автомаического управления, в устройствах цифровых радиальпокруговых разверток, азимутальной ориеп гации, в устройствах отображения графическоп информации. Известен цифровой вычислитель функций синуса и косинуса, содержащий первый блок управления, первый вход которого подключен к выходу генератора тактовых импульсов, второй вход - ко входу вычислителя и входу счетчика аргумента, а его выходы подключены к первым входам четырех групп схем И и первым входам второго и третьео блоков управления, выходы которых соединены соответственно с первыми входами регистра косинуса и регистра синуса, второй и третий входы каждого из которых подключены к выходам четвертого блока управления, входы которого через два последовательно соединенных триггера подключены к выходу счетчика аргумепа; входы первой и третьей групп схем И подключены к выходу регистра косинуса, а их выходы соединены со входами первой групп схем ИЛИ, вторые входы второй и четвертой групп схем И подключены к выходам регистра сипуса,их выходы соединены со входами второй групп схем ИЛИ. Недостатком таких устройств является необходимость пересчета аргумента при их сопряжении с другими устройствами и сложными связями между узлами. С цельцо упрощсцпя структуры цифровойвычислитель функций синуса и косинуса содержит сумматор приращений синуса, сумматор прирщеций косинуса и счетчик коррек ции, вход которого соедицеп со входом вычислителя, и выход - с третьим входом первого блока управления; входы сумматора приращений синуса прпсоедпцепы к выходам схем ИЛИ первой группы и выходу первой схе мы И первой группы, а его выход подключен ко в 1 орому входу третьего блока управления; входы сумм;пора приращений косипуса присоед 1 шепы к выходам схем 11 Л 11 второй группы и выходу первой схемы И вто рой гругпы, а его выход подключен ко второму входу второго блока управления. На чертеже приведен структурная схема предл- гаемого устройств, которое состоит пз первого блока управления 1, геператора тактовых 20 импульсов 2, счетчика аргумепта 3, четырехгрупп схем 11 4, 5, 6, 7, второго блока управления 8, третьего блока управления 9, регистра косинуса 10, регистра синуса 11, четвертого блока уп 1 влецпя 12, двух триггеров 25 13 и 14, двух групп схем ИЛИ 15 и 16, сумматора приращений синуса 17, сумматора приращений коси уса 18 и счетчика коррекции 19, входа вычислителя 20. В псходцом состоянии содержимое счетчика аргумента 3 и содержи мое счетчика коррекции 9 равны нулю. Триггеры 13, 14 также находятся в нулевом состоянци, ч о сооБете И)успервой четверти. Триггеры регистра коси уса О ц сум)атора нрнращЕНИй КОС Шуеа 12 уС 1 дцсдВЛРВс)01051 В единичное состояние, а т)Пггерд регистра синуса и су)дмтор понращений синуса 17 устнЯв ливсюся Б нулевс сосдоядРде. ЭО соотВстствует начальным условиям интегрирования:Ч)О=О, Бп ср,=-О, сов э -- 1.При Гоступлении на вход устройства 20 запу скающего импульса в счетчик аргумента 3 и в счетчик коррекции 19 заносится сдини);а. Этот Ое импульс ПР)ступает на б;док успр;В,тснц 51 1 инсГ 1 эировянис)1 Этот Олок фОрые 1 руст ИЗ СС 1 ЭИИ И)ЦУ.ЬСОБ, БЫДавсдЕ 1 сЫХ ГСНСРЯТОРОМ 15 тяктОВых имульсОВ 2, и)1 п) льсы унрявлен 5151 интегрированием. Перв нд блок управления 1 выдает ц)нульс управлснпя с.дожендде)д, козорый опрашивает груп:ы сх м И с 1, 5, не;)едавая па сумматор7 содержимое регистра 20 осинуса 30 , на сммат 08 содержимое регис 1 ра синуса 11. ВозндКадощие при этом переполнения сумматоров 17 и 18 пос;упа)от па второй и трсРш блоки управлеНя 8 и 9 соответственно. Во избекапни пзменения со деркимого регистра 10 и 11 импульсы переполненя запомннаюдся в специальных счетчиках регистрации переполнений блоков управления 8 и 9, После окончанця первого так- тЯ слокеци 51 и ЗЯПОмннання Возникших при 50 этом переполнений сумматоров 17 и 18 выдается второй импульс управления елокепием, который опранПвает группы схем И 5 и 7, передавая содсркцмое регистров 10 и 11 со сдвигом на одип двоичный разряд вправо 55 в сумматоры 17 и 18 соотвстств.нпо. Эти сло- ЖЕНИЯ СООТВЕТС 1 БУ)10 Т У)НОКЕПИ 0 ПРИ 1) 21 ЦСсИ 51 ПО арГуМЕНту ца КОЗфрнццЕцт 1, 5, БОЗН 13 КсдО- щие импульсы переполнения сумматоров 17 и 18 поступают одять в счетчики регистрации 40 переполнений. После окончания Второго такта суд 35 ддровянРР Пя блоки управлеия 8 и 9 поступает импульс передачи переполнен 11, который Осу 1 цестВЛ 5 ет с,токение или Выитанис, пакопленных 31 дв 3 такта сумми 1)овапн Пе реполпений в регистры 1 О, 11, которые выполнены как ревсрсивныс счетчики. УправгяОцРе потенциалы на сложеше илдд вын)танис вырабатыВ 210 тся В ЗсдвРсд)сн)стР От номеРс чствеР- ТИ Б ЧЕТБЕ 1)ТОМ ЛОКЕ упрБЛЕПИ 5 32. КсдКДЫ 50 21-й цикл интегрцроваИя со счетчика коррекции 19 на первый блок управления 1 поступает сигнал коррекции. При поступленци сигналя к 01 э 1 эекции Осу 1 цествляедс 51 1 сОр 1)екция, 32 клочЯющаЯс 51 В Одном доно.ПИельдом и клс 55 ИПТСГ 1 ЭИрованР 51 ПР)И фцкСИровс 1:ПО)1 ЗПЯЧСНПП аргумента в счет пке аргумента 3. Схс)дс ун- РсВЛЕДИЯ СЛОЖЕНИЕМ-ЬЫЧтацЦСМ НЕРСПОЛНС- пий в блоке управленця 8 служит дл за) 0- миняния Возцик 2101 цпх 32 два татд сумм п рований в сумматоре приращений косинуса 18, переполнении и последующей пх перед и в регистр косинуса 10. Она цредсгавлясз собой двухразрядный счетчик, выполнецпыи 112 Т 1)иггерах, Возможно линь три сос 0 нПя ссдст- б 5 чнк )с;исра) н 1:сренолцснцц: 1) 00 - ес- ГН Зс Двс 1": 3 С 1 ОЖСНЦ 5 НСРЕПОЛНЕНИ 51 1 Е БОЗ;НК.Ц; 2 СО СС,Ц;с ДВЯ Т 21,та СЛОЖЕ- н 315 возни 35) Одно нсрснолнение В суммат 01 эе рнращений ксинуса 18; 3) 10 - если за ДВЯ Тспсс С 10 ЖЕНИ 5 ВОЗНИКЛИ ДВЯ ПЕ 1 ЭЕПОЛНЕ- ция в судха доре .ри;)ащсний косинуса 18. Вслед 32 дгумя Рыду),дьсядди сложения, ВыдяВасмы)и Олоком унпавления 1, Выдается импульс псрсдасР 13 ерено,Неи 1, кот 01 эыЙ Оп 1 эяшивассчечик ре нсрации переполнений. Переполнения со счеЧика регистрации пере- и)Лдсн Посуна)от в регистр косинуса 10, и)здс)С)1)у 312 счсПыс Бхо,ы триггеров млад- НЦХ РсЗР 51 Д)3. ),ОК УЦРсБ)ЕПИ 51 СЛОКЕНИСМ- вычг Раннем переполнении служит для запомипапи:, Возникающих за два .акта суммировав су):мдоре дрнраЦеддий синуса 17, рсцолнсний и н)эс,дс,д)0 Цей их передачи в 1 эеГцс.р синуса 11. сОдоПЯЯ 0)ГЯнизациЯ ВысдиС 111)ел 5 Пози)ляет полу Р -ь однородный вычислиельый прод,ссс и, следовательно, прс; сльно просую структуру вычислителя тригономсрнчсских сшуса и косинуса. Использо)анне ссде)чцков )сГис)яции пе 1)еполнениЙ и схемы УПРсчв,денР 151 чстве 1)твми п 03 ВОлилО иск- ,110 ИТЬ 01 СРЯсИО БЫЧН 1 с 1 НИ 51.Пре;мет изобретенияЦифровой Бычцслигель функций синуса и КОСИНУСс 1, СОДСРЕЯЩИЙ 1 ЕРБЪй ОЛОК УПРЯВЛЕ- ния, первый блок коорого подключен к выходу генератора актовых импульсов, второй ХОД с,О 1 ХО;У БЫЧПСЛИЕЛЯ И ВХОДУ СЧЕТЧИ- ка аргумент, а его Выходы подключены к первым входам четырех групп схем И и пер- ВЫМ д)ХОдс)1 ВтОрОГО И трЕтЬЕГО бЛОКОВ уПраВ- лени 51, Бходы 1 01 Орых соединены соответствсдшо с первы)ди входами регисгра косинуса и РЕГРСТЭсд СИНУС, БТО 1)ОН и РЕТИЙ ВХОДЫ КаКДОГО ИЗ КОТОР.дх ПО,)КЛдосдЕНЫ К БЫХОДЯМ ЧЕТБертого блока управления, входы которого через два последовазгльно соедпненных триггера подключены к Выходу счетчика аргумента; ворые входы первой и третьей групп схем И подк;почсцы к выходу регистра косинуса, а их Выходы сосдицсны со входами первой группы схем ИЛ 1, вторые входы второй и чсБертон групп схем И подключены к выхода:,д регистра снпуса, а их выходы соединены со Бходамн второй группы схем ИЛИ, отл и ч а ющийс я тем. что, с целью упро:цсн)я структуры, сп содержит сумматор прнраЦен 3 синуса, суммаор приращений косинуса и сче; лн; коррекцпи, вход когорого соед:псн со входом вычислителя, а выход - с третьим входом первого блока управления; Входь) сумматора приращений синуса присоединены к Выходам схем ИЛИ первоц группы и Выходу первой схемы И первой группы, а его Выход подключен ко второму входу третьего блока управления; входы сумматора приращений косинуса присоединены к выхо41 ыцоп подключен хо иорому вхо;у второго блокапрввлсппн. Сосгаиитсси: . Шепнпова Техред Т. КурилкоКорректор И. Увакина Редактор Л. Цветкова Заказ 907/7 Изд. М 1383 П 1 ИИПИ Госуд 1 рст,м 1 шого комитсга по делам изобретен;ш иТипография, пр. Сапунова, 2 дам схем ИЛИ второй группы и выходу первой схемы И в-орой групы, и выход Тираж о 24 ПодписноеСо:ега Мишсгрои СССРоткрь, гпшнаб., д. 4 5