Устройство для вычисления функций

о 11824207 Союз СоветскнкСоциалистическихРеспублик ОПИСАНИЕ ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву(51) М. Кл.з 6 06 Г 7/548(22) Заявлено 221238 (21) 2699923/18-24 с присоединением заявки ЙоГосударственный комитет СССР яо делам изобретений и открытий(54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯФУНКЦИЯ Изобретение относитсяк автомати ке и вычислительной технике и может быть использовано в устройствах цкфрового автоматического управления и в тригонометрических вычислителях ЦВМ.Известны устройства для вычисления Функций, использующих метод интегрирования цифровых сигналов 1),Недостатком этих устройств являются значительные аппаратурные эатраТыеИзвестно также устройство для вычисления функций, использующее итерационный метод 2.5Наиболее близким техническим решением к предлагаемому является устройство для вычисления функций, содержащее блок сдвига, блок умножителей, Функциональный генератор и ге нератор импульсов, сумматоркомпаратор, схему управления и схему или счетчик 2 .Недостатком обоих устройств является недостаточное быстродействие при вычислениях функций. Цель изобретения - повыщение быстродействия устройства за счет увеличения скорости вычисления. 30 Поставленная цель достигается тем, что. в устройство для вычисления Функций, содержащее блок сдвига, блок умножителей и сумматор, причем пер- . вый и второй входы устройства соединены с первым и вторым входами блока сдвига, первый и второй входы сумматора соединены с первым и вторым выходами блока умножителей, а первый выход сумматора соединен с первым выходом устройства, дополнительно введены коммутатор, сдвиговый ре" гистр, накапливающий сумматор и блок выработки констант, причем первый и второй входы коммутатора соединены соответственно с первым и вторым входами устройства, выходы блока сдвига соединены с третьим и четвертыми входами коммутатора, первый и второй выходы коммутатора соединены соответственно с первым и вторым входами блока умножителей, пятый вход коммутатора соединен с третьим входом сумматора и выходом переноса сдвигового.регистра, выход которого соединен с первым входом накапливающего сумматора, выход которого соединен со вторым выходом устройства и входом блока выработки констант, первый и второй выходы которого соединен с третьим и четвертым входами блока умножителей, вторОй выход сумматора соединен со вторым входом накапливающего сумматора а вход сдвигового регистра соединен с тактовым входом устройства.На чертеже представлена блок-схема предлагаемого устройства.Устройство содержит первый 1 и второй 2 входы, блок 3 сдвига, коммутатор 4, блок 5 умножителей, сумматор 6, первый выход 7, тактовый вход.8, сдвиговый регистр 9, накапливающий сумматор 10, второй выход 11,. блок 12 выработки констант.Устройство работает следующим об разом. 15.Блок 3 сдвига осуществляет операцию сдвига кодов входных переменных Х и У, коммутатор 4 кодов служит для коммутации входных переменных, блок 5 умножения осуществляет перем ножение кодов синуса и косинуса на коды входных переменных.Первый и второй входы блока 5 ум- . ножителей подключаются через коммутатор 4 к выходам блока 3 сдвига и к. входам 1 и 2 устройства и входам блока 3 сдвига. Вход 8 является тактовым входом устройства.Устройство позволяет вычислять оп;- новременно функции агсй 9 У/Х и .У Х+УДля вычисления этих.тригонометри- .З ческих зависимостей используется формула В начальный момент в сдвнговом регистре 9 устанавливается двоичныйкод 1000равный аргументу )у 45который поступает в :акапливающнйсумматор 10, предварительно установленный в нулевое положение. Далее кодаргумента 3 о с выхода. накапливающего сумматора 10 попадает в блок,выработки констант, выполненный, например, на основе постоянного запоминающего устройства, где,вырабатываютсяфункции синуса и косинуса о которые поступают в блок 5 умножителей,как адни из сомножителей. Входные переменные Хи У в виде параллельно-.го двоичного кода поступают на входы1 и 2 и блок 3 сдвига, в кото 6 ом происходит сдвиг переменных Х и У влево до появления старшей значащейединицы, наибольшей из входных пе, ременных Х, и У в старшем разряде,при этом число сдвигов входных переменных .одинаково. Так, например, если Х=О 0001010, У=00100110, то на выходе блока 1 сдвига получаем сдвинутые коды .входных переменных Х=00101000 У 10011000 ф тлеХф ХУ, =У,2 где К=2,Далее сдвинутые коды входных переменных.Ха и Уц поступают черезкоммутатор 4 на вход умножителей 5,как вторые сомножители. В блоке 5 умножителей происходит выработка произведений Хд ь 1 п 3 ои Усоь опоследние поступают в сумматор б, работающий на вычитание, выход переноса которого определяет знак разностидвух слагаемых.На следующем этапе код аргументао в сдвиговом регистре 9 сдвигаетсявправо на один разряд. При этом кодна выходе сдвигового регистра 9равен=.2 " =0100что соответ,ствует аргументу 22,5 . В зависимости от поступающего знакав накапливающем сумматоре 10 происходитсуммирование или вычитание предыдущего значения аргумента )о и поступающегов зависимости от знакаразности , Результат поступает наблок 12 выработки констант и т.д.На и-ом шЪге на выходе 11 накапливающего сумматора получим искомыйугол В, Регистр сдвига 9 очищается, а единица на выходе переносасдвигового .регистра 9 поступает науправляющие входы коммутатора 4 исумматора б. При этом коммутатор 4подключает вхбды М и У устройствак блоку 5 умножителей, а сумматор бработает на сложение. В результатена выходах блока 5 умножителей получим Х соь 9; и У ьп 61, а на информационном выхо е 7 сумматора 6Х сочв+У ь п 6; Х +У, т.е. искомую сторону р йрямоугольного треугольника (полярный вектор).При решении прямоугольного треугольника по гипотенузе и катету Х з 1 п 6 = у соз 6 Х СОЛО+ЗБ 1 И 8 =Р,причем й8,= Я .,Я гд 40 где знак разности 50+) арф. ъО14 (-1 ври ь. (О и " число итераций, определяемое заданной точностью вычислений, и в кон-,60 кретном устройстве постоянно.Рассмотрим работу предлагаемого устройства для случая определения полярного вектора и угла по двум известным декартовым координатам Х и У.824207 код гипотенузы подается на кодовые шины входной переменной Х, а код катета - на кодовые шины пере" менной У. При этом на блок 5 умножения подается команда, запрещающая выработку произведений вида .Х сови У яп , а коды У 1 .и Хо проходят через блок 5 умножения транзитом. Работа схемы происходит в дальнейшем аналогично.Эффективность изобретения заключается в повышении быстродействия устройства при вычислении:тригонометрических функций за счетувеличения скорости вычисления в - - раз, где и - количество разрядов йредставления переменных.15 устройство для вычисления функ ций, содержащее блок сдвига, блок умножителей и сумматор, причем первый и второй входы устройства соединены с первым и вторым входами блока сдвига, первый и второй входы 25 сумматора соединены с первым и вторым выходами блока умножителей, а первый выход сумматора соединен с первым выходом устройства, о т л ич а ю щ е е с я тем, что, с целью.повышения быстродействия устройства,НИИПИ Заказ 2112/71 Тираж 74 писноеааеаеааюь а тентф, г. Ужгород, ул. Проектная,4 ПП л Формула изобретения оно дополнительно содержит коммута. тор, сдвиговый регистр, накапливаю" .щий сумматор и блок выработки констаит,причем первый и второй входы коммута"тора соединены соответственно с пер-.вым и.вторым входами устройства; авыходы блока сдвига соединены стретьим и четвертыми входами,коммута"тора, первый и второй выходы коммутатора соединены соответственно с первым и вторым входами блока умножителей, пятый вход коммутатора соединен с третьим входом сумматора и вы-,ходом переноса сдвигового регистра,выход которого соединен с первым входом .накапливающего сумматора, выходкоторого соединен со вторым выходомустройства и входом блока выработкиконстант, первый и второй выходы которого соединены с третьим и четвер"тым входами блока умножителей, второйвыход сумматора соединен со вторымвходом накапливающего сумматора, авход сдвигового регистра соединен стактовым входом устройстваИсточники инФормации,принятые во внимание при экспертизе1, Цифровые дифференциальные анализаторы. Под ред Б.Я. Когана, ИГИфНЛ, 1959, с. 205.2. Авторское свидетельство СССР9 660059, кл. 6 Об Г 15/34, 19771 прототип).