Цифровое устройство для вычисления синусно-косинусных функций
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
Союз Советскик Социалистических Республик(61) Дополнительное к авт. сеид-еу(22) Заявлено 020180 (21) 2861377 у 18-24с присоединением заявки йо(23) ПриоритетОпубликовано 30.09,81,Бюллетень М 36Дата опубликования описания 303981 6 Об Г 7548 Государственный комитет СССР но дедам изобретений н открытий(54) ЦИФРОВОЕ УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ СИНУСНО-КОСИНУСНЫХ ФУНКЦИЙ Изобретение относится к вычислительной технике и предназначено для использования преимущественно в синхронных вычислительных устройствах,Известно быстродействующее устройство для вычисления синусно-косинусных функций, реализующее итерационный алгоритм Волдера и содержащее регистр кода угла, регистр синусов, регистр косинусов, два регистра сдвига и три сумматора-вычислителя 1,Недостатками указанного устройства являются малое быстродействие ввиду необходимости выполнения количества итераций, численно равного 15 количеству двоичных разрядов, задающих угол Ч, а также недостаточная точность за счет накопления ошибки округления усеченйя) при выполнении указанного количества итераций, 20Наиболее близким по технической сущности к изобретению является цифровое устройство для вычисления синусно-косинусных функций, реализующее итерационный алгоритм Волдера 25 и содержащее регистр кода угла, ре" гистр синусов, регистр косинусов, два ;регистра сдвига, три сумматора-вычислителя, формирователь опорного сигнала и элемент ИЛИ, причем выход ре- . 30 гистра кода угла соединен с первым и третьим входами первого сумматоравычитателя, выход которого подключен к первому входу регистра кода угла, и третьими входами второго и треть- его сумматоров-вычитателей, первый вход второго сумматора-вычитателя подключен к первому выходу регистра синусов, второй выход которого через первый регистр сдвига соединен со вторым входом третьего сумматора-вычитателя, первый вход которого подключен к первому выходу регистра косинусов, второй выход которого через второй регистр сдвига соединен со вторым входом второго сумматора-вычитателя, выход которого подключен ко входу регистра синусов, а выход третьего сумматора-вычитателя соединен с первым входом регистра косинусов, выход формирователя опорного сигнала через элемент ИЛИ соединен со вторым входом регистра кода угла, а первый выход регистра синусов подключен ко второму входу регистракосинусов 2.Недостатком известного устройства является низкое быстродействие.Цель изобретения - повышение быстродействия.б 0 Поставленная цель достигается тем, что в цифровое устройство для вычисления синусно-косинусных функций, содержащее регистр кода угла, регистр синусов, регистр косинусов, два сдвигателя и три сумматора-вычитателя, йричем выход регистра кода угла соединен с первым входом первого сумматора-вычитателя, выход которого подключен к первому входу регистра кода угла, первый вход второго сумматоравычитателя подключен к первому выходу регистра синусов, второй выход которого через первый сдвигатель соединен с первым входом третьего сумматора,вычитателя,второй вход которого подключен к первому ныходу регистра косинусов, второй выход которого через второй сдвигатель соединен со вторым входом второго сумматора-нычитателя, выход которого подключен к первому входу регистра синусов, а выход третьего сумматора-вычитателя соединен с первым входом регистра косинусов, дополнительно введены блок памяти, регистр сдвига и триггер, при этом второй вход регистра кода угла и вход блока памяти объединены и являются входом устройства, первый и второй выходы блока памяти подключены ко вторым входам регистров синусов и косинусов соответственно, выход регистра сдвига соединен со вторым нходом первого сумматоравычитателя, выход которого подключен через триггер к третьим входам первого, второго и третьего сумматороввычитателей.При таком построении быстродействиеспредлагаемого устройства по сравнению с известным увеличивается более чем в два раза, так как выполняется одна операция поворот вектора и, кроме того, не выполняются первые в итераций, так как начальное Положение вектора задается заранее блоком памяти, При этом точность вычисления значений синусно-косинусных функций в предлагаемом устройстве не хуже, чем в известном. На чертеже приведена блок-схема,предлагаемого устройства. 50 Устройство содержит регистр 1 кода угла, регистр 2 синусов, регистр 3косинусов, сумматоры-вычитатели 4,5 и 6, сдвигатели 7 и 8, регистр 9сдвига, триггер 10 и блок 11 памяти,Блок 11 может быть выполнен в ниде постоянного запоминающего устройства или комбинационной схемы на основе программно-логической матрицы,Алгоритм работы устройства заключается в следующем.В основе вычисления синусно-косинусных функций лежит известный итерационный алгоритм Волдера, а имен 4но поворот вектора на плоскости назаданный угол( 41М.:М, +5, ьЮгде 1 = 1, 2, 3;и - номер выполняемой итерации;и - число выполняемых итераций; Ю=ып(ч- ч,);бЧ,:агсЬ Г(" ",абсцисса вектора после Еитерации;ордината вектора послеитерацииугол вектора после 1 итерации;угол поворота вектора в 1итерации,Допустим, что значение заданного угла Ч представлено н разрядным кодом. Начальное положение вектора с координатами х и у определяется на основе анализа старших гп разрядов заданного угла Ю . Остальные (и-в) разрядов углапри определении исходного положения вектора принимаются равными нулю: Тогда исходный вектор представлен углом 9 щ, а общее количество возможных первоначальных положений вектора определяется величиной 2 Таким образом, первые в итераций не выполняются. Модуль вектора выбирается равным такой величине, чтобы при выполнении останших ся (и-ш) итераций он увеличился до единичного значения. Начальные координаты вектора х и у определяются с помощью блока 11, представляющего собой постоянное запоминающее устройство емкостью 2 слов или комбинационную схему на основе программно-логической матрицы. Первые т разрядов угла М , таким образом, являются соответственно адресом постоянного запоминающего устройства или входом программно-логической матрицы.Значения начальных координат вектора хс и уо вычисляются заранее следующими вйражениями20А так как 1 дЧф 1 "дч. тодЧ =-2" дч,т.е. последующий итерационный угол дд Ч получается из предыдущего итерационного угла поворота ь Ч путем,1+425логического сдвига,Устройство работает следующим образом.Значение угла Ч поступает на входустройства. При этом значении разрядов с 1-ого по щ являются входомблока 11, а значения разрядов с в+1до и запоминаются в регистре 1 угла.В регистре 9 сдвига, записываетсязначение первого итерационного углаповорота вектора дч . Значенияначальных координат вектора хо иу, вырабатываемые блоком 11, запоминаются в регистрах 3 и 2 косинуса исинуса соответсвенно. Затем осуществляется поворот вектора на угол Ю =заданный (и-в) младшимй разрядами угла Ч . При этом первый поворот вектора производится на положительный угол45д=а"сЬ )при Формула изобретения где к- коэффициент удлинения век= тора в 1 итерации при повороте вектора на угол д ЧПосле выполнения (и-й) итераций вектор занимает положение, характеризующееся углом У и единичным значением модуля. При этом координаты вектора х и у принимают значения Соэч" и з 1 псоответственно.Обычно применяемый при осуществлении алгоритма Волдера блок памяти, хранящий итерационные углы поворота вектора д Чпри наличии блока 11, работающего при величинах в больше некоторого значения при заданной разрядности угла Ч , может быть заменен на сдвиговый регистр, так как при 15 этом условии выполняется соотношение щ. =+тн.1.Таким образом, триггер 10 знака первоначально всегда устанавливается 5 р В нулевое состояние,Далее начинается выполнение первой по счету итерации.Сдвинутая сдвигателем 7 информация регистра 2 складывается на сумматоре-вычитателе б с информацией регистра 3, сдвинутая сдвигателем 8 информация регистра 3 вычитается на сумматоре-вычитателе 5 из информации регистра 2. Полученные результаты записываются вновь в регистры 2 60 и 3.Значение регистра 1 корректируется сумматором-вычитателем 4 на величину, которая находится в регистре 9 сдвига. После этого содер- . 65 жимое регистра 9 сдвига сдвигается на один разряд вправо, а в триггер 10, управляющий режимами работы сумматоров-вычитателей 4, 5 и б, записывается значение, соответствующее знаку результата вычисления, проиэведенйого сумматором-вычитателем 4.На этом выполнение первой итерации заканчивается.Остальные итерации выполняются аналогично первой. Триггер 10 знака при этом постоянно следит эа режимами работы (суммирование или вычитание) сумматоров-вычитателей 4, 5 и б. После выполнения последней итерации искомые значения синуса углаи косинуса угла Ч будут содержаться в регистрах 2 и 3.Быстродействие предлагаемого устройства по сравнению с известным увеличивается более чем в два раза. Вопервых, выполняется одна операция ффповорот вектораф, в то время как в известном устройстве выполняются ве таких операции. Во-вторых, предварительная установка вектора в исходное положение, определяемое старшими в разрядами значения угла У, позволяет дополнительно сЬкратить количество итераций при выполнении одной операции . "поворот вектора" с п до (п-в), при этом разрядность сдвигателей 7 и 8 регистра 1 угла У и сумматора-вычитателя 4 уменьшается на щ разрядов. Таким образом, быстродействие предлагаемого устройства по сравнению с известным увеличивается враз,и-мБыстродействие предлагаемого устройства выше враэ по сравнеЛ- тнию с известным за счет меньшего количества итераций при выполнении одной операции поворбт вектора. ЦиФровое устройство для вычисления синусно-косинусных функций, содержащее регистр кода угла, регистр синусов, регистр косинусов, два сдвигателя и три сумматора-вычитателя, при" чем выход регистра кода угла соединен с первым входом первого сумматора-вычитателя, выход которого подключенк первому входу регистра кода угла,первый вход второго сумматора-. вычитателя подключен к первому выходу регистра синусов, второй выход которого через первый сдвигатель соединенс первым входом третьего сумматоравычитателя, второй вход которого подключен к первому выходу регистра косинусов, второй выход которого через второй сдвигатель соединен со вторымвхбдом второго сумматора-вычитателя,выход которого подключен к первому,входу регистра синусов, а выход тре868753 Составитель А.ЗоринТехред М.Голинка Корректор У,Пономаренко Редактор М.МитровкаМ Заказ 8330/71 Тираж 748 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д, 4/5филиал ППП Патент, г.ужгород, ул,Проектная, 4 тьего сумматора-вычйтателя соединенс первым входом регистра косинусов,о т л и ч а ю щ е е с я тем, что,с целью повышения быстродействия,в него введены блок памяти регистрсдвига и триггер, при этом второйвход регистра кода угла и вход блокапамяти объединены и являются входомустройства, первый и второй выходыблока памяти подключены ко вторымвходам регистров синусов и косинусовсоответственно, выход регистра сдвига соединен со вторым входом первого сумматора -вычитателя, выход которого подключен через триггер к третьимвходам первого, второго и третьегосумматоров-вычитателей,Источники информации,принятые во внимание при экспертизе1. Оранский А.М. и др. Быстродействуюшее устройство вычисления синусно-косинусных функций. Вестник,БГУ, 1969, сер. 1, Р 3, с,72.2. Авторское свидетельство СССРР 591862, кл, С 06 Р 15/34, 1978
СмотретьЗаявка
2861377, 02.01.1980
ПРЕДПРИЯТИЕ ПЯ Р-6510
АБАШИН ЮРИЙ КОНСТАНТИНОВИЧ, КРЮКОВ ЮРИЙ ВЛАДИМИРОВИЧ
МПК / Метки
МПК: G06F 7/548
Метки: вычисления, синусно-косинусных, функций, цифровое
Опубликовано: 30.09.1981
Код ссылки
<a href="https://patents.su/4-868753-cifrovoe-ustrojjstvo-dlya-vychisleniya-sinusno-kosinusnykh-funkcijj.html" target="_blank" rel="follow" title="База патентов СССР">Цифровое устройство для вычисления синусно-косинусных функций</a>
Предыдущий патент: Устройство для умножения
Следующий патент: Устройство для вычисления синуса и косинуса угла
Случайный патент: Устройство для измерения времени задержки отсчета аналого цифровых преобразователей