Устройство для вычитания
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 736098
Автор: Баранов
Текст
Союз Советских Социалистических РеспубликОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ пп 736098(22) Заявлено 03,0378 (21) 2586372/18-24 с присоединением заявки Ио(23) Приоритет 6 06 Г 7/385 Государственный комитет СССР по делам изобретений и открытий(72) Автор изобретения В. Л, Бараков Ордена Ленина институт кибернетики АН Украинской ССР(5 4) УСТРОР(СТВО ДЛЯ ВЫЧИТАНИЯ Изобретение относится к вычислительной технике и предназначено для вычитания двух чисел.Известны устройства для вычитания, содержащие дна регистра (уменьшаемого и нычитаемого) и одноразрядный вычитатель 1) .Недостаток таких устройств сложи ост ь реали з ации вычит ат еля,Известны более простые устройства для вычитания, в которых отсутствует вычитатель, а функцию вычитания выполняют однбразрядный сумматор на три входа и два триггера 2).Недостаток этих устройств - от- носительная сложность схемы сумматора на три входа.Наиболее близким к предлагаемому является устройство для вычитания, содержащее два регистра и два триггера, первый иэ которых соединен нулевым в%одом с шиной сброса, единичным входом с ныходом первого элемента задержки, единичным выходом с первым входом первого элемента И, соединенного вторым входом с выходом первого регистра, соединенного входом с выходом первого элемента И, причем нулевой выход первого триггера соецикек с первым входом второго элемента И, соединенного вторым входом с выходом первого регистра и выходом - с входом первого элемента задержки и единичным входом второго триггера, соединенного нулевым нходом с выходом нторого элемента задержки,соединенного входом с выходом первого элемента ИЛИ,соединенного перным входом с шиной сброоа и вторым входам - с выходом второго регистра, входом иннертора и первым входом третьего элемента И, соединенного вторым входом с нулевым выходом второго триггера, соединеного единичным выходом с первым входом четвертого элемента И, соединенного вторым входом с выходом инвертора и выходом - с первым нходом второго элемента ИЛИ, соединенного вторым входом с выходом третьего элемента И и выходом - со входом второго регистра 3) . Недостатком такого устройстваявляется его относительно невысокое 1 быстродействие вследствие задержки на один цикл каждой единицы вычитаемого во втором триггере. Наличиевторого триггера в составе устройст на также приводит к его усложнению.Цель изобретения - повышение быстродействия и упрощение устройства.Поставленная цель достигается тем, что в устройстве для вычитания, содержащем дна регистра, триггер, элементы И, ИЛИ и НЕ, причем вход .первого регистра подключен к выходу первого элемента И, первый вход которого соединен с первым входом второго элемента И и выходом первого регистра, вторые входы перВого и второго элементов И подключены к единичному и нулевому выходам триггера соответственно, выход второго элемента И через первый элемент задержки подключен к единичному нходу триггера, входы первого элемента ИЛИ подключены к выходам третьего и четвертого элементов И, а выход - ко входу второго регистра, выход которого подключен к первым входам третьего элемента И и второго элемента ИЛИ и входу элемента НЕ, выход которого подключен к первому нходу четвертого элемента И, второй вход второго элемента ИЛИ подключен к шине сброса, а выход - ко входу второго элемента задержки, выход второго элемента задержки подключен к нулевому входу триггера, нулевой и единичный выходы которого подключены ко вторым входам третьего и четвертого элементов И соот нет ст вени о. На чертеже представлена функцио -нальная схема предлагаемого устройства.Устройство для вычитания содержитдва регистра 1 и 2, триггер 3, четыреднухвходных элемента И 4-7, два двухнходных элемента ИЛИ 8 и 9, элементНЕ 10, дна элемента 11 и 12 задержки,шину 13 сброса.Триггер 3 соединен единичным выходом с входом элемента И 4 и входомэлемента И 7, нулевым выходом - свходом элемента И 5 и входом элементаИ б, единичным входом - с выходом элемента 11 задержки, нулевым входом -с выходом элемента задержки 12.Регистр 1 подключен входом к выходу элемента И 4, выходом - к другим входам элементов И 4 и 5, Выходрегистра 2 подключен к входам элементов И б, ИЛИ 9 и к входу элемента НЕ .10, соединенного выходом свходом элемента И 7, Выходы элементов И 6"и 7 подключены ко входамэлемента ИЛИ 8, соединенного выходом со входом регистра 2.Выход элемента И 5 подключен к,входу элемента 11 задержки. Вход элемента 12 задержки подключен к выходуэлемента ИЛИ 9, соединенного другимвходом с шиной 13 сброса,Устройство для вычитания работаетследующим образом,В исходном состоянии триггер 3. устанавливается в нулевое состояниесигналом, поступающим по шике 13сброса,В регистр 1 по синхронизирующим5импульсам тактовой частоты последовательно, начиная с младших разрядон,записывается двоичный код вычитаемого, В регистр 2 двоичный код уменьшаемого заносится по синхронизирующим импульсам, задержанным на полпериода относительно синхронизирующихимпульсов регистра 1.На шину 13 сброса поступает сериявременных сигналов, совпадающая повремени с моментами считывания, с15 выхода регистра 2 последнего п-горазряда.Двоичные коды вычитаемого считы -ваются с выхода регистра 1 последовательноначиная с младшего разряда.20 Так как н исходном состоянии триггер3 находится в нулевом состоянии,то элемент И б открыт его нулевымвыходом, а элемент И 7 закрыт егоединичным выходом. С выхода регистра2 считывается последовательно, начиная с младшего разряда, двоичныйкод уменьшаемого, который через эле -мент И б, открытый нулевым выходомтриггера 3, и элемент ИЛИ 8 поступает на вход регистра 2.Таким образом, младшие разрядыуменьшаемого переписываются без из -менения с выхода регистра 1 на еговход до тех пор, пока триггер 3 неперейдет в единичное состояниеТриггер 3 уст ананлив ает ся в единичное состояние первой младшей единицей двоичного кода вычитаемого,которая с выхода регистра 1 черезэлемент И 5, открытый нулевым вы 40 ходом триггера 3, поступает на единичный вход триггера 3 через элемент 11задержки.В результате триггер 3 перейдетв единичное состояние только послеокончания действия импульса единицывычитаемого на выходе регистра 1,Этим обеспечивается стирание первойединицы кода вычитаемого с помощьюэлемента И 4, закрытого единичным выходом триггера 3.После перехода три ггера 3 в единичное состояние элементы И 5 и б закрываются нулевым выходом триггера3, а элементы И 4 и 7 открываютсяединичным выходом триггера 3.В результате инвертированный спомощью элемента НЕ 10 двоичный кодуменьшаемого поступает через элемен -ты И 7 и ИЛИ 8 на вход регистра 2,а двоичный код нычитаемого перелисываЕтся без изменения через элементИ 4 с выхода регистра 1 на его вход.Так будет продолжаться до техпор, пока на выходе регистра 2 непоявляется импульс двоичного кодауменьшаемого, который через элеменХ, О,О 101001101 0,1100111000 Ою 0000000000 триггер стояние налом, са чере задержк В данно,вается в н. цикла врем О щим по шин ИЛИ 9 и эл левой вход П р и м разно м слуслучаелевое саенным сиге ) 3 сбраемент 12триггера 3,е р 3, Требуетсть (-845) - (446)чае уменьшаемае сбрасыконце ступаю- элемент на нуся вычи лить 5 В этопи сыв ИЛИ 9 и элемент 12 задержки поступает на нулевой вход триггера 3. Элемент 12 задержки задерживает импульсединицы уменьшаемого на время егодействия на выходе регистра , Этимобеспечивается инвертированиеединицы двоичного кода уменьшаемого спомощью элемента НЕ 10 и элементаИ 7, открытого единичным выходомтриггера 3,После перевода триггера 3 в нулевое состояние единичным кодам уменьшаемого элементы И 4 и 7 закрываютсяединичным выходом триггера 3, а элементы И 5 и 6 открываются нулевым выходом триггера 3. В результате двоичный код уменьшаемаго с выхода регистра 2 через элементы И 6 и ИЛИ 8начинает переписываться в регистр 2без изменения до тех пор, пока триггер 3 не перейдет в единичное состояние,Триггер 3 переводится в ециничноесостояние первой (после установкитриггера 3 в нулевое состояние) единицей кода вычитаемага, которая с, выхода регистра 1 через элемент И 5,открытый нулевым выходом триггера3, поступает на единичный вход триггера 3 спустя время задержки элемента 11. Эта единица кода вычитаемогона вход регистра 1 не поступает,таккак элемент И 4 закрыт единичным выходом триггера 3.После перехода триггера 3 в единичное состояние вновь элементы И 5и 6 закрываются, а элементы и 4 и 7открываются, Ин вертированный кодуменьшаемаго с выхода элемента НЕ 10через элементы И 7 и ИЛИ 8 записывается в регистр 2, а двоичный кодвычитаемого с выхода регистра 1 переписывается без изменения в регистр1 через элемент И 4.Дальнейшая работа устройства аналогична. При нулевом состоянии триггера 3 двоичный код уменьшаемагопереписывается без изменения в регистр 2, а при единичном состояниитриггера 3 в регистр 2 поступаетинвертированный код уменьшаемого.В единичное состояние триггер 3переводят единицы кода вычитаемого,которые стираются с помощью элемента И 4,В нулевое состояние триггер 3устанавливают либо единицы кодауменьшаемаго, считываемые с выходарегистра 2, либо в конце цикла ь 1 числений импульсы, поступающие пошине 13 сброса.Один цикл вычи слений з анимаетвремя перезаписи всех, п-разрядовдвоичного кода уменьшаемаго с выходарегистра 2 на его вход и двоичногокода вычитаемого с выхода регистра1 на ега вход.Максимальное время вычисленийв предложенном устройстве для вычитания занимает два цикла, во втором ци кле о Срабатывают ся все единицыкода вычитаемаго не стертые в первомцикле,Вычисления заканчиваются послеобнуления содержимого регистра 1 автоматически,Если уменьшаемае меньше вычитаемого, разность фиксируется в дополнительном коде,П р и м е р 1, Требуется вычислить разность 845-446=399.Двоичный код вычитаемогоХо = 0,00110111110 (точкой отделензнаковый разряд) записывается в15,регистр 1, а двоичный код уменьшаемого Ур = 0.01101001101 - в регистр 2,Двоичный кад умен ьшаемо го остается без изменения до первой младшейединицы вычитаемаго, начиная с которой инвертируется да первой едини 2 О цы уменьшаемого, затем опять кодуменьшаемого остается без изменениядо следующей единицы вычитаемога,начиная с которой кад уменьшаемогоинвертируется и т.д, Единицы кода вычитаемого, начиная с которых кодуменьшаемага инвертируется, стираютТаким образом, после первого цикла вычислений имеем ЗО Х, 0,00110111110О. О 11 010 ОТТР 1.Р, О. 01010110011Х 0,.00100100100В коде вычитаемого подчеркнуты35 единицы, начиная с которых происходит инвертирование кода уменьшаемого,а в коде уменьшаемого подчеркнутыразряды подлежащие инвертированию.Подчеркнутые единицы в коде вычитаемо га стир ают ся,Ва втором цикле вычислений получим окончательный результат Х, 0.00100100100 45 0.00110001111Х о 00000000000П р и м е р 2. Требуется вычислить разность 446-845 = в 3.Результат получаем В дополнительном коде после первого цикла вычис- лений736098 Хо О, 00 1.101,11110 уо 1,1 О ОТОТфГО)УТ 1 1.01100001101 0,00000011000 х 1.1 100 оооо 10 О. Я 1010 011001 1.10100001011Х, 1.ООООООООООО х, 1.оаооооооооо Ь т.10100001011 Ъ, 0,101 ОООО 1 О 11 Х 0.00000000000 ется в регистр 2 в дополнительномкоде,По сле пер во го ци кл а вычи сле ни йимеем После второго цикла вычисленийполучим результат в дополнительномкоде Х О.ОООООО 11 ОООЪ О. 01 ПИП)57101Ъ 1.01011110101х о.ооооооооаооП р и м е р 4. Требуется вычислить разность 845 - ( - 446) = 1291, В этом случае вычитаемое записывается в регистр 1 в дополнительном коде.После первого цикла вычислений имеем После второго цикла вычисленийполучаем окончательный результат Как видно из примеров, знаковыйразряд умен ьшаемо го и вычит аемо гообрабатывается наравне с другимиразрядами кодов,Быстродействие предложенного уст -ройства для вычитания значительновыше, чем в известном, в которомколичество циклов вычислений равноколичеству единиц п 1 кода вычитаемого,В предложенном устройстве для вычитания максимальное количествоциклов вычислений равно двум. Следовательно, достигнут эффект увеличения быстродействия в и, /2 раза, Например, эффект увеличения быстродействия в 10 раз достигается при п1 20, т,е, при двадцатиразрядных кодах вычитаемого.Кроме того, схемная реализация предложенного устройства для вычитания проще, так как требует на один триггер меньше, чем известное.736098 Составитель В. БерезкинРедактор В. Зарванская Техред М,Петко Корректор М. каз 2 НИИ 3 Патент , г. Ужго филиал ПП л. Проект Яу Тираж 751 ПИ Государстве о делам Юзобрет Москва, М, Р Подпис ного комитета ний и открыти аушская наб
СмотретьЗаявка
2586372, 01.03.1978
ОРДЕНА ЛЕНИНА ИНСТИТУТ КИБЕРНЕТИКИ АН УКРАИНСКОЙ ССР
БАРАНОВ ВЛАДИМИР ЛЕОНИДОВИЧ
МПК / Метки
МПК: G06F 7/385
Метки: вычитания
Опубликовано: 25.05.1980
Код ссылки
<a href="https://patents.su/5-736098-ustrojjstvo-dlya-vychitaniya.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для вычитания</a>
Предыдущий патент: Устройство для возведения в квадрат
Следующий патент: Дискретный умножитель частоты
Случайный патент: Электродинамический замедлительускоритель вагона