Функциональный преобразователь

(5 ОПИСАНИЕ ИЗОБРЕТЕНН АВТОРСКОМУ СВИДЕТЕЛЬСТВУ иователь 1 льтор 18 импу задержки, э 1 ИЛИ 26-29 и генер 19 и 20 е сов, элементыменты И 21-25,регистр 30 сдвиПреобразователобразом.Сигнал, опредвычислений, по вет на Формироватления. Кроме тог элеменга,и ет сле еляющий началыходу "Пуск 1ель 17 блокао, по сигналу цикластупауправПуск ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(71) Пензенский политехнический институт(56) Оранский А,М, Аппаратные методь 1 в цифровой вычислительной технике, Минск.: БГУ, 1977, с, 54-55.Авторское свидетельство СССР У 1251103, кл. С 06 Р 15/31, 1986 (54) ФУНКЦИОНАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ (57) Изобретение относится к вычислительной технике и может быть использовано при построении быстродействующих специализированных устройств Изобретение относится к вычислительной технике и может быть использовано при построении быстродействующихспециализированных устройств и систем управления технологическими процессами,Целью изобретения является расширение области применения за счет возможности вычисления значений Функциимежду узлами аппроксимации,На Фиг,1 представлена блок-схемапреобразователя; на Фиг,2 - схемаблока управления,Преобразователь содержит регистры 1-3, блок 4 памяти, сумматоры 5-,7, блок 8 управления, регистры 9 и10 сдвига и коммутаторы 11-13,Блок.8 управления содержит переключатель 14, триггеры 15 и 16, фори систем управления технологическими процессами. Целью изобретения является расширение области примененияза счет возможности вычисления значений функции между узлами аппроксимации. Функциональный преобразователь содержит три коммутатора, дварегистра сдвига, три сумматора, трирегистра, блок управления, которыйсодержит переключатель, два триггера,формирователь и генератор импульсов,два элемента задержки, пять элементовИ, четыре элемента ИЛИ и регистр сдвга. Устройство обеспечивает вычисление Функциональных зависимостей кактаблччно заданных, так и при непрерывно меняющемся лаге таблицы. 1 з.п.,ф-лы, 2 ил. с помощью переключателя 14 фиксирует ся режим вычислений и устанавливается в соответствующее состояние триггер 16, Формирователь 17 вырабатывает стандартный импульс, который поступает на первый выход блока 8 уп равления и обеспечивает обнуление первого, второго и третьего сумматоров 5-7, занесение значений аргумен 1541629та Х в первый регистр 1, приращение аргумента во второй регистр 2,а также единицы в старший разряд первого дополнительного регистра 9 сдви 5га. Сигнал с выхода формирователя17, кроме того, задерживается элементом 19 задержки на интервал времени,несколько превышающий длительностьимпульса, Формируемого формирователем 17. Таким образом, импульс, проявляющийся на выходе элемента 19 задержки, обеспечивает переключениетриггера 15 в единичное состояние,а также занесение исходной информации, Так, если триггер 16 установлен в единичное состояние, что соответствует режиму вычисления с данными, хранимыми в блоке 4 (элемент И 21закрыт), в регистр 10 сдвига заносятся младшие разряды аргумента Х, Выбираемые с блока 4 по адресу, определяемому старшими разрядами регистра 1, значение Функции и приращениеФункции через коммутаторы 13 и 12заносятся в сумматор 6 и регистр 3соответственно. Если триггер 16 установлен в нулевое состояние, чтосоответствует режиму вычисления сданными, поступающими извне в устрой-,ство (элемент И 21 открыт), в регистр "10 сдвига заносятся младшие разрядыаргумента, а значение функции и приращение функции через коммутаторы13 и 12 заносятся в сумматор 6 ирегистр 3 соответственно. Далее35начинается основной цикл вычислений.Импульс с выхода элемента 19 задержки поступает через элемент ИЛИ 27на вход регистра 30 сдвига, обеспечивая запись единицы в его младшийразряд, Импульсы с выхоца генератора18 импульсов начинают поступать через открытый элемент И 24 на входрегистра 30 сдвига, обеспечивая продвижение единицы по всем его разрядам. Первый из сигналов, формируемый на первом выходе регистра 30 сдвига, поступает на управляющий вход регистр а 10 сдвига обеспечивая сдвиг зна 950 чения младших разрядов на разряд влево с целью анализа очередного разря. да. На сумматоре 5 Формируется величина так называемой оценочной Функции Р,55 знак которой определяет порядок вычисления приращения Функции йУ от заданного значения аргумента Х, При этом преобразователь работает следующим образомЕсли старший разряд Х Ог равен единице, то через коммутатор 11на входы сумматора 5 поступает кодвеличины Ь и при наличии сигнала спятого выхода блока 8 управления обеспечивается вычитание этой величиныиз содержимого сумматора 5: Р=Р-Ь.В противном случае элемент И 25 закрыт и операция вычитания не производится.Далее анализируется знак оценочной Функции. Если Р(0, то сигнал состаршего разряда сумматора 5 открывает элемент И 22, на второй вход которого поступает .импульс с третьеговыхода регистра 30 сдвига через элемент ИЛИ 29. Сигнал с выхода элемента И 22 подается на входы управлениясложением сумматоров 5 и 7, обеспечивая выполнение операций подсуммирования к содержимому этих сумматоровсодержимого регистра 2 и регистра 9сдвига соответственно, т,е. Р=Р+6 Х;ЬУ=ЬУ+Н.В случае, если РЪО, то сигнал низкого уровня с выхода старшего разрядасумматора 5 открывает по инверсномувходу элемент И 23 и сигнал с третьего выхода регистра 30 сдвига поступает на входы. управления вычитаниемсумматоров 5 и 7, обеспечивая выполнение операций вычитания. При этомв сумматорах Формируются результаты:Р=Р-Х; йУ=П.-Н,Если после выполнения указанныхопераций знак оценочной функции оказывается отрицательным, что соответствует наличию сигнала высокого уровняна втором входе блока 8 управления,то импульс с четвертого выхода регистра 30 сдвига,. проходя черезоткрытый элемент И 22, поступает на входыуправления сложением сумматоров 5 и7, осуществляя еще раз указанные операции суммирования.Импульс с пятого выхода регистра30 сдвига поступает на вход регистра9 сдвига и осуществляет сдвиг егосодержимого вправо на разряд. Формируемая таким образом в регистре 9величина шага Н.служит для определения очередного приращения Функциии Фиксации момента окончания вычисления. Регистр 9 сдвига имеет один дополнительный младший разряд, Наличиеединицы в этом разряде свицетельст5154 вует о равенстве Н=О, а следователь но, о завершении вычислений, При этом сигнал с младшего разряда регистра 9 сдвига поступает через элемент ИЛИ 26 на триггер 15, устанавливая его .в нулевое состояние. Кроме того, этот сигнал обеспечивает подсуммирование к содержимому сумматора 6 результата, содержащегося в сумматоре 7, т.е. Г=У+ЬУ., На этом вычисление заканчивается, а результат вычисления значения функции 1. снимается с выходов сумматора 6, В противном случае регистр 30 сдвига продолжает работать, и импульс; формируемый на его шестом выходе, поступает на вход сумматора 5, обеспечивая сдвиг его содержимого на рязряд влево, т.е. Р=Р, 2, Кроме того, импульс с шестого выхода регистра ЗО сдвига через элемент 20 задержки и элемент ИЛИ 27 поступает на вход регистра 30 сдвига, обеспечивая запись единицы в его младший разряд,Далее весь основной цикл вычисле-. ний повторяется до получения равенства Н=О. 1629 6 1 О 15 20 2530 35 записи единицы в старший разряд первого регистра сдвига, вход разрешения сдвига и выход которого соединены соответственно с седьмым выходом блока управления и информационным 40 входом третьего сумматора, выходмладших разрядов первого регистрасоединен с информационным входомвторого регистра сдвига, входы разрешения записи и разрешения сдвига 45 которого соединены соответственно с вторым и восьмью выходами блока управления, девятый выход которого соединен с управляющими входами второго и третьего коммутаторов, десятьй, выход блока управления соединен с управляющим входом первого коммутатора.2, Преобразователь по п.1, о т л и ч а ю щ и й с я тем, что блок управления содержит формирователь им 50 55 Формула изобретения 1, Функциональный преобразователь, содержащий три регистра, три сумматора, блок памяти и блок управления, причем вход аргумента преобразователя соединен с информационным входом первого регистра, выход старших разрядов которого соединен с адресным входом блока памяти, вход приращения аргумента преобразователя соединен с информационным входом второго регистра, первый выход блока . управления соединен с входами разрешения записи первого и второго регистц ц ров и входами установки в 0 с первого по третий сумматоров, второй выход блока управления соединен с входом синхронизации третьего регистра и входом разрешения записи второго сумматора, третий выход блока управ" ления соединен с входами разрешения суммирования первого и третьего сумматоров, четвертый выход блока управления соединен с входом разрешения вычитания третьего сумматора, пятый выход блока управления соединен с входом разрешения вычитания первого сумматора, шестой выход блока управления соединен с входом сдвига первого сумматора, выход третьего сумматора соединен с входом первого слагаемого второго сумматора, выход которого соединен с выходом преобразователя, о т л и ч а ю щ и й с я тем,что, с целью расширения области применения за счет возможности вычислениязначений функции между узлами аппроксимации, в него введены три коммутатора и два регистра сдвига, причем выходвторого регистра соединен с первым информационным входом первого коммутатора, второй информационный вход которого соединен с выходом третьего регистра, информационный вход которогосоединен с выходом второго коммутатора, первый и второй информационныевходь 1 которого соединены соответственно с выходом первой группы разрядовблока памяти и входом приращения функции преобразователя, выход второйгруппы разрядов блока памяти соединен с первым информационным входомтретьего коммутатора, второй информационный вход которого соединен с входом функции преобразователя, выходпервого коммутатора соединен с информационным входом первого сумматора, выход третьего коммутатора соединен свходом второго слагаемого второгосумматора, вход разрешения суммирования которого соединен с выходоммладшего разряда первого регистрасдвига и первым входом блока управления, второй вход, которого соедицеч с выходом старшего разряда первогосумматора, выход старшего разрядавторого регистра сдвига соединен стретьим входом блока управления, первый выход которого соединен с входомпульсов, генератор импульсов, переключатель, два триггера, два элемента задержки, регистр сдвига, пять элементов И, четыре элемента ИЛИ,5 причем вход запуска блока управления соединен с входом переключателя и 1 входом формирователя импульсов, вы, ход которого соединен с первым выходом блока управления, входом первого элемента задержки и первым вхо,дом первого элемента ИЛИ, второй вход которого соединен с первым входом блока управления, второй вход которого соединен с первым входом первого элемента И и инверсным входом второго элемента И, выход которого соединен с четвертым выходом блока управления и первым входом второго элемента ИЛИ, второй вход которого соединен с20 выходом третьего элемента И и десятым выходом блока управления, второй выход которого соединен с выходом первого элемента задержки, первыми входами четвертого элемента И, третьего элемента ИЛИ и входом установки в "1" первого триггера, вход установки в "О" и прямой выход которого соединены соответственно с выходом первого элемента ИЛИ и первым входом пятого элемента И, второй вход и вь 1 ход которого соединены соответственно с выходом генератора импульсов и входом.сдвига регистра сдвига, вхоп эаписк которого соединен с выходомтретьего элемента ИЛИ, второй входкоторого соединен с выходом второгоэлемента задержки, вход которого соединен с выходом шестого разряда регистра сдвига и шестым выходом блокауправления, первый и второго выходыпереключателя соединены с входамисоответственно установки в "1" и установки в "О" второго триггера, инверсный выход которого соединен свторым входом четвертого элемента И,выход которого соединен с девятым вь. -ходом блока управления, восьмой выход которого .соединен с выходом первого разряда регистра сдвига, выходвторого разряда которого соединен спервым входом трстьего элемента И,второй вход которого соединен с треть им входом блока управления, пятый выход которого соединен с выходом второго элемента задержки, выход третьегоразряда регистра сдвига соединен спрямым входом второго элемента И ипервым входом четвертого элементаИЛИ, второй вход и выход которогосоединенысоответственно с выходомчетвертого разряда регистра сдвигаи вторым входом первого элемента И,выход которого соединен с третьимвыходом блока управления, седьмойвыход которого соединен с выходом пятого разряда регистра сдвига,154629 Составитель А.Зориедактор О.йрковецкая Техред М.Дидык Малец орректо Подписи Тираж 56 м при ГКНТ Ужгород, ул, Гагарина роизводственно-издательский комбинат "Пате Заказ 282ВНИИПИ Госуда еяного комитета 13035, Москва, Ж изобретениям и о5, Раушская наб.,