Устройство для аппроксимации функций

(5 ПИСАНИЕ ИЗОБРЕТЕНАВТОРСКОМУ СВИДЕТЕЛЬСТВУ тельство СССР15/31, 1977,ЛЯ АППРОКСИМАЦИИ тельие в ери- равя к вычисл и примен ционно-и ительн ых тройГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИПРИ ГКНТ СССР(71) Ленинградский электротехнический институт им, В,И. Ульянова (Ленина)(57) Изобретение относится к вычислительной технике и может найти применение в телеметрических информационно-измерительных системах, в вычислительных управИзобретение относитс ной технике и может найт телеметрических информа тельных системах, в вычисл ляющих комплексах,Цель изобретения - упрства. -На чертеже показана блок-схема устройства.Устройство содержит реверсивные счетчики 1 и 2, элементы И 3 и 4, блок 5 сравнения, двоичные умножители 6 и 7, элементы 2 И-ИЛИ 8 и 9, элемент НЕ 10, входы частоты 11 и 12, вход 13 широтно-импульсно-модулированного сигнала, кодовый вход 14, коммутатор 15, триггер 16, выход 17, вход 18 частоты, элемент И 19. Двоичные умножители содержат счетчики 20 и 21 и блоки 22 и 23 сравнения,ляющих комплексах, Целью изобретения является упрощение устройства, Устройство содержит два реверсивных счетчика, три элемента И, блок сравнения, коммутатор, два двоичных умножителя, два элемента 2 ИИЛИ, элемент НЕ,тричастотных входа, вход ШИМ-сигнала, кодовый вход, триггер. Сущность изобретения состоит в создании простого, надежного и помехоустойчивого устройства для воспроизведения функций времяимпульсного аргумента с использованием итерационного. метода реализации оператора усреднения путем функционального обобщения двух местных контуров с отрицательной обратной связью за счет временного разделения процессов в цепях прямой и обратной связи главного контура с соответствующим фазированием. 1 ил. тройство работает следующим обраВ исходный момент времени оба реверсивных счетчика 1 и 2 и триггер 19 находятся в нулевом состоянии, на вход 14 подается двоичный код й, на вход 13 - ШИМ-сигнал, а на входы 11, 12 и 18 - опорные импульсные последовательности Ео 1, Еа, Роз соответственно. Блок 5 сравнения совместно с двоичным счетчиком 20 и двоичные умножители 6 . и 7 осуществляют линейное преобразование кода в частоту, т.е, вырабатывают импульсные последовательности с частотами, среднее значение которых пропорционально соответствующим входным кодам.При первом периоде ШИМ-сигнала на прямом выходе триггера 16 устанавливается логическая "1", а на инверсном - логический "0", На управляющий вход коммутатора 15 подается с триггера 19 логический "0", который обуславливает подачу входного кода Й на вход первого двоичного умножителя 6. При этом с помощью первого элемента 2 И-ИЛИ 8 на второй вход первого элемента И 3 и на вход элемента 2 И-ИЛИ 9 подается ШИМ-сигнал О, а на его другой вход -д =(1-6). Тогда на первом периоде ШИМ-сигнала первый же импульс, появившийся на выходе первого двоичного умно- жителя 6, в течение интервала т проходит через элемент И 3 и записывается в реверсивный счетчик 1.Двоичный умножитель 7, имея на этом периоде опорные частоты Роз в течение интервала т, и частоту Ро 2 в течение интервала Т - т, а также блок 5 сравнения начинают вырабатывать импульсные последовательности, так как управляющий ими код М 1 с выхода счетчика 1 стал отличен от нуля. Выходная импульсная последовательность двоичного умножителя 7 непрерывно поступает на вычитающий вход первого счетчика 1. Выходная импульсная последовательность блока 5 сравнения на этом периоде ШИМ-сигнала, непрерывно проходя через элемент И 4, поступает на суммирующий вход второго счетчика 2 и делает его содержимое отличным от нуля.При следующем периоде ШИМ-сигнала на прямом выходе триггера 16 восстанавливается логический "0", а на инверсном - логическая "1". Тогда на входах второго 4 и третьего 19 элементов И восстанавливается соответственно логические "0" и "1", Кроме того, на управляющем входе коммутатора 15 также восстанавливается логическая "1", которая обуславливает подачу выходного кода Йу на вход первого двоичного умножителя 6, При этом с помощью первого элемента. 2 И-ИЛИ 8 на второй вход первого элемента И 3 и на вход элемента 2 И-ИЛИ 9 подается ШИМ-сигнал О=(1- О), а на другой его вход - О.Тогда при данном периоде ШИМ-сигнала выходные импульсы последовательностипервого двоичного умножителя 6 с опорной частотой Ео 1 в течение интервала (Т-г) проходят через элемент И 3 и записываются в счетчик 1, который уже имеет ненулевое содержание. В этом случае двоичный умножитель 7 с опорной частотой Ро 2 в течение интервала т и частотой Роз в интервале (Т-т) и блок 5 сравнения продолжают вырабатывать импульсные последовательности.Выходная импульсная последовательность двоичного умножителя 7 непрерывно поступает на вычитающий вход первого реверсивного счетчика 1, а выходная импульсная последовательность блока 5 непрерывнопроходит через элемент И 19 и поступает навычитающий вход счетчика 2. При третьемпериоде ШИМ-сигнала процесс происходит5 так же, как и при первом периоде, а причетвертом - как при втором периоде, Далеепроцесс повторяется аналогично,Формула изобретенияУстройство для аппроксимации функ 10 ций, содержащее первый и второй двоичныеумножители, блок сравнения, первый и второй реверсивные счетчики, первый и второйэлементы И, первый и второй элементы 2 ИИЛИ и элемент НЕ, причем вход первой15 частоты устройства соединен с частотнымвходом первого двоичного умножителя, частотный выход которого соединен с первымвходом первого элемента И, выход которогосоединен с суммирующим входом первого20 реверсивного счетчика, выход которого соединен с управляющим входом второго двоичного умножителя и первым входом блокасравнения, второй вход которого соединенс выходом кода первого двоичного умножи 25 теля, выход второго реверсивного счетчикасоединен с выходом устройства, вход широтно-импульсно-модулированного сигналакоторого соединен с первым входом первого элемента 2 И-ИЛИ ичерез элемент НЕ с30 третьим входом первого элемента 2 И-ИЛИ,о т л и ч а ю щ е е с я тем, что, с цельюупрощения, оно содержит триггер, коммутатор и третий элемент И, причем вход широтно-импульсно-модулированного сигнала35 устройства соединен со счетным входомтриггера, прямой выход которого соединенс первым входом второго элемента И и вторым входом первого элемента 2 И-ИЛИ, четвертый вход которого соединен с40 инверсным выходом триггера, управляющим входом коммутатора и первым входомтретьего элемента И, второй вход которогосоединен с вторым входом второго элемента И и выходом блока сравнения, выходы45 второго и третьего элементов И соединеныс входами соответственно суммирования ивычитания второго реверсивного счетчика,инверсный выход первого элемента 2 ИИЛИ соединен с первым входом второго50 элемента 2 И-ИЛИ, второй и третий входыкотороо соединены с входами соответственно второй и третьей частот устройства,кодовый вход которого соединен с первыминформационным входом коммутатора, вто 55 рой информационный вход и выход которого соединены соответственно с выходомвторого реверсивного счетчика и управляющим входом первого двоичного умножителя, прямой выход первого элемента 2 И-ИЛИсоединен с вторым входом первого элеменЗаказ 2126 Тираж 411 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб 4/5 Производственно-издательский комбинат "Патент". г. Ужгород, ул.Гагарина, 101 та И и четвертым входом второго элемента 2 И-ИЛИ, выход которого соединен с частотным входом второго двоичного умножителя,частотный выход которого соединен с входом вычитания первого реверсивного счетчика.