Цифровое устройство для воспроизведения функций

ИЯ У 23 Фун национ чения и выхоВ у вычисл Функци н Х,де Х(1 ГОСУДАРСТВЕННЫЙ НОМИТЕПО ИЗОБРЕТЕНИЯМ И ОТКРЫТПРИ ГКНТ СССР ОПИСАНИЕ ИЗО К АВТОРСКОМУ СВИДЕТЕЛЬС 1(56) Крайзмер ния дискретно Энергия, 1969 Авторское Р 894692, кл.(088 А)Л.П. Устройства храней инФормации. " И,: , с. 246"260.свидетельство СССРс об г уо 2, 1980.УСТРОЙСТВО ДЛЯ ВОСПРО- нкций Изобретение относится к автоматике и вычислительной технике и может1 быть использовано в специальных вы" числительных устройствах для воспроизведения Функциональных эависимос" тей, а также в измерительных системах для Функционального преобразования информации.Цель изобретения - повышение точности,На чертеже представлена блок-схема устройства.Устройство содержит вход 1 аргумента, вход 2 запуска, тактовый вход 3, элемент И 4, элемент И-НЕ 5, счет" чик 6, регистр 7 аргумента, схемы 8 и 9 сравнения, комбинационный сумматор 1 О, накапливающие сумматоры 11 и 12, блоки памяти конечных разностей ,13 и коэффициентов 14, блоки 15-19 умножения, комбинационные сумматоры 20 и 21, элемент 22 задержки, выход 4 С 06 Р 15/31, 1/О(57) Изобретение относится к автоматике и вычислительной технике. Целью изобретения является увеличение точности. Устройство содержит элементы и И-НЕ, счетчик, регистр аргумента, .две схемы сравнения, два накапливающих сумматора, два блока памяти, эле мент задержки, шесть блоков умножения, четыре комбинационных сумматора и блок задания шага. Цель достигаетс за счет вычисления значения функции методом конечных разностей до пятого порядка. Кроме того, устройство позволяет получить значение интеграла Функции. 1 ил. ции, блок 24 умножения, комби" С ый сумматор 25, выход 26 эна- с нтеграла, блок 27 задания шага 28 готовности результата. тройстве в цифровой Форме ется значение кусочно-линейной У(х), интерполирующей заданоспроиэведению Функцию 1(х) еме равноотстоящих узлов: + 1 сЬ Ь О,п),- значение аргумента в Е-музле интерполяции; Х (опорное) - значение аргумеузле интерполяцЬ - шаг интерполяциЗначение генерируемой нейной функции при фикси аргументе Х вычисляется вии с Формулой Гаусса:Т(х) й (Хк+И,ь +Иэб Ук-+Иед 1 ф-а+ИвУ - конечные разности 1-го покрядка,И - 1-е коэффициенты.Вычисление значения интеграла отвфспроизводимой Функции производитсяи( формулек "ккЙ(х)йхК(х)йх + К(х)йх;(1),ка к,10хк(х)йх 2 "й(хк)+й(х). (3)хТаким образом общий принцип рабо"ты устройства сводится к следующему:1. Выбирается опорный узел интери ляции.2. Производится вычисление значен я воспроизводимой функции, для чего- по значению Х-Х и адресу опоркного узла интерполяции выбирают изпамяти все величины, входящие в Формулу (1);" перемножают коэффициенты слагаеых интерполяционного многочлена наоответствующие конечные разности по25рмуле (1);- вычисляют значение воспроизво"имой Функции сложением членов интероляционного многочлена по форму"е (1). 303. Производится вычисление значения интеграла от воспроизводимойункции, для чего- по значению адреса, соответстующего номеру опорного узла интероляции, выбирают из памяти значение- вычисляют значение второй составляющей, входящей в формулу (2); 40,- производят сложение обеих составляющих Формулы (2).Устройство работает следующим об)азом.С входа 1 аргумента заданное эначение аргумента поступает на входрегистра 7 аргумента и фиксируетсяв момент прихода импульса с входа 2запуска. Импульс с входа 2 запускаодновременно поступает на вход счетчика 6, обнуляя его, на первый входнакапливающего сумматора 11, устанавливая его в исходное состояние (навыходе первого накапливающего сумматора появляется значение аргумента 55а последнем узле интерполяции Х),на первый вход накапливающего сумматора 12, устанавливая его в исходное состояние, на выходе второго накапливающего сумматора появляется значение Функции,в последнем узле интер-поляции й(Х),Далее производится поиск опорногоузла интерполяции,На первый вход элемента И ) поступают импульсы с тактового входа 3.Заданное значение аргумента с выходарегистра 7 аргумента поступает навход схемы 8 сравнения; на вход сум"матора 10.В блоке 27 задания шага устанавливается необходимое значение шагаинтерполяции Ь, которое поступаетна вход накапливающего сумматора 11и на вход схемы 9 сравнения,Значение аргумента в узлах интерполяции с выхода накапливающего сумматора 11 поступает на вход схемы 8сравнения и на вход сумматора 10.Сумматор 10 вычисляет разностьмежду заданным значением аргументаи значением аргумента в текущем узлеинтерполяции.Схема 8 сравнения работает следующим образом.Если заданное значение аргументабольше или равно значению аргументатекущего узла интерполяции, т.е. Х))Х на выходе Формируется сигнал эап- крещения ("1"), при Х Х- формируется сигнал разрешения Он).Схема 9 сравнения работает следующим образом.Если значение шага интерполяциибольше или равно разности между заданным значением аргумента и значением аргумента в текущем узле интерпо)ляции, которая поступает с выходасумматора 10, т.е. ЬзХ-Х, на выходеФормируется сигнал запрещения ("1"),при ЬХ"Х - сигнал разрешения ("0").Выходы схем 8 и 9 сравнения соеди"иены соответственно с первым и вторымвходами элемента И"НЕ 5, который запрещает прохождение тактовых импульсовчерез элемент И 4 в случае появленияна обоих входах сигналов запрещения("1"),так как выход элемента И-НЕ 5соединен с вторым входом элемента И М.Поиск опорного узла осуществляется следующим образом.При приходе импульса запроса схема8 сравнения сравнивает. заданное значение аргумента Х со значением аргумента в воследем узле интерполяцииХ. так как Хк Х, на ее выходе по"5 15329456является сигнал разрешения, Схема 9 тей вплоть до пятого порядкакоторыесравнения сравнивает значение шага передаются с первого, второго, треть"интерполяции Ь со значением Х-Хк на его, четвертого и пятого выходов бловыходе сумматора 10, так как Ь Х-Х, ка памяти 13 на входы соответствуюна ее выходе появляется сигнал разре- щих блоков 15-19 умножения.и 5щения. Элемент И-НЕ 5 Формирует сиг- По значению разности Х-Х, постунал разрешения на втором входе эле- пающий на вход блока 14 памяти, выбимента И 4. Таким образом импульсы раются значения коэффициентов слагаепропускаются с тактового входа 3 че мых интерполяционного многочлена,рез элемент И 4, которые передаются с выходов второгоСчетчик 6 формирует адрес следую- блока 14 памяти на входы соответствущего узла интерполяции, ющих блоков 15-19 умножения, БлокиНакапливающий сумматор 11 осущест-19 умножения перемножают коэффицивляет выцитание шага интерполяции из 15 енты слагаемых интерполяционного мнозначения аргумента предыдущего узла гочлена на соответствующие конечныеинтерполяции, Накапливающий сумматор разности и передают их с выходов на12 вычитает конечную разность первого входы сумматора 20.порядка, поступающую с выхода первого Значение функции в опорном узлеблока 13 памяти, выбранную по адресУ, 20 интерполяции поступает на вход суммасформированному счетчиком б; из эна- тора 20 с выхода накапливающего сумцения функции в предыдущем узле ин- матора 12, Сумматор 20 вычисляет знатерполяции, Процесс повторяется до чения воспроизводимой Функции суммитех пор, пока на выходах обеих схем рованием членов интерполяционного8 и 9 сравнения не сформируется сиг многоцлена по Формуле (1),нал запрещения, т,е. не будут выпол- . Значение воспроизводимой функциинены условия Ь)Х-Хи Х Э Х, В этом с выхода сумматора 20 поступает наслучае на выходе элемента И-НЕ 5 фор- выход 23 значения Функции.мируется сигнал запрещения ("0"), Далее производится вычисление зна"который, поступая на второй вход 30 чения интеграла от воспроизводимойэлемента И 4, запрещает прохождениефункции,импульсов с тактового входа 3. Про- По адресу, соответствующему номецесс нахождения опорного узла завер- ру опорного узла интерполяции, иэшен. При этом на выходе счетчика 6 блока 13 памяти выбирается значениеприсутствует адрес, соответствующий (д35номеру опорного узла интерполяции; х)цх, которое передается на входна выходе накапливающего сумматора 11,присутствует значение аргумента в сумматора 25. Сумматор 21 вычисляетопорном узле интерполяции, на выходе й(Х) + й(Х), причем Е(Х) поступаетнакапливающего сумматора 12 - знаце на его вход с выхода накапливающегоние Функции в опорном узле интерполя- сумматора 12, а Г(Х) - с выхода сум"ции, на выходе сумматора 10 - раз- матора 20, и передает. это значениеность между заданным знацением аргу- на вход блока 24 умножения. Значениемента и значением аргумента в опорном Х-Х поступает с выхода сумматора 10Музле интерполяции Х-Х(. 45 на вход блока 24 умножения, операцияПри приходе сигнала запрещения деления на два осуществляется разовым("О") на вход элемента 22 задержки сдвигом вправо значения Х-Х, которыйс выхода элемента И-НЕ 5 она Формиру- осуществляется соответствующей коммует на выходе 28 готовности результа" тацией,та сигнал разрешения с временной 50 Блок 24 умножения вычисляет значе"задержкой, достаточной для выцисле- . ние второй составляющей формулы (2) .ния значения воспроизводимой функции по формуле (3) и выдает это значениеи значения интервалаЕ(х)дх, Далее - на вход сумматора 25, который осуществляет сложение обоих составляющихпроизводится вь 1 числение значения вос- формулы (2) и выдает это значение на55производимой функции, По адресу, выход 26 знацения интеграла,соответствующему номеру опорного уз- При появлении сигнала разрешенияла интерполяции, из блока памяти 13 на выходе готовности результата 28выбираются значения конечных разнос- внешнее устройство считывает данныес выхода 23 функции и выхода 26 значения интеграла.Формула изобретенияЦифровое устройство для воспроизведения функций, содержащее регистр аргумента, счетчик, элемент И, первую схему сравнения, блок памяти конечных разностей, первый накапливающий сумматор, первый блок умножения и первый комбинационный сумматор, причем тактовый вход устройства соединен с первым входом элемента И, ;выход которого соединен со счетным входом счетчика, вход аргумента уст ,ройства соединен с информационнымвходом регистра аргумента, выход ко торого соединен с первым. входом пер, вой схемы сравнения, выходы первого ; блока умножения и первого накапливаю Ощего сумматора соединены соответственно с входами первого и второгослагаемых первого комбинационногосумматора, о т л и ч а ю щ е е с ятем, что, с целью повышения точности, 25 в него введены блок задания шага,второй накапливающий сумматор, с вто рого по четвертый комбинационные сум, маторы, вторая, схема сравнения, эле ,мент И-НЕ, элемент задержки, блок ЗО памяти коэффициентов, с второго пошестой блоки. Умножения, причем выход , элемента И соединен с тактовыми входами первого и второго накапливающих сумматоров, входы установки которых соединены с входом запуска устройст" ва, входом разрешения записи регистра аргумента и входом установки в "О" счетчика, выход которого соединен с адресным входом блока памяти конец О ных разностей, выходы с первого по ,пятый значений конечных разностей и выход значения интеграла которого соединены соответственно с входами множимого с первого по пйтый блоков 45 умножения и входом первого слагаемого второго комбинационного сумматора,выход которого соединен с выходомзначения интеграла устройства, первыйвыход значения конечной разностиблока памяти конечных разностей соединен с информационным входом первогонакапливающего сумматора, выход кото-рого соединен с входом первого слагаемого третьего комбинационного сумматора, вход второго слагаемого которого соединен с выходом первого комбинационного сумматора и выходомФункции устройства, выход блока задания шага соединен с первым входомвторой схемы сравнения и информационным входом второго накапливающегосумматора, выход которого соединенс вторым входом первой схемы сравнения и входом первого слагаемого чет"вертого комбинационного сумматора,вход второго слагаемого которогосоединен с выходом регистра аргумента, выход четвертого комбинационногосумматора соединен с вторым входомвторой схемы сравнения, входом множителя шестого блока умножения и адресным входом блока памятикоэффициентов, выходы с первого по пятый коэффициентов которого соединены с входами множителя соответственно с первого по пятый блоков умножения, выходы блоков умножения с второго попятый соединены с входами соответственно с третьего по шестой слагаемыхпервого комбинационного сумматора,выход третьего комбинационного сумматора соединен с входом множимогошестого блока умножения, выход которого соединен с входом второго слагаемого второго комбинационного сумматора, выходы первой и второй схемсравнения соединены с соответствующими входами элемента И"НЕ, выход кото",рого соединен с вторым входом элемента И и входом элемента задержки, выход которого соединен с выходом готовности устройства.дактор Л.Пчолинская Т Корректор А.Обруч и ГКНТ ССС оиэводственно-издательский комбинат "Патент", г. Ужго ул. Гагарина,Заказ 8101/54ВНИИПИ Государственног113035 оставитель А.Зоринехред М,Ходаниц Тираж 668 Подписное комитета по изобретениям и открытиям Москва, Ж, Раушская наб., д. 4/5