Устройство для обработки нечеткой информации

.8015 4 5 С 06 Р 15/3 ЕНИ ПИСАН ИЭОБ К АВТОРСКОМ ВИДЕТЕЛЬСТ У 124. А. Комиссаровгинскаяций нство в че ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯПРИ ГКНТ СССР(71) Ленинградский институт авиационного приборостроения(56) Экхауз Р., Моррис Л. 1 иниЭВМ: организация и программирование/ Пер. с англ М.: Финансы и статистика, 1983, с, 188.Майоров С.А Новиков Г.И. Принципы организации цифровых машин. Л.: Машиностроение, 1974, с. 338.(54)(57) 1. УСТРОЙСТВО ДЛЯ ОБРАБОТКИ НЕЧЕТКОЙ ИНФОРМАЦИИ, содержащее арифметико-логический блок, блок микропрограммного управления, регистр команд, счетчик адреса,первый дешифратор, регистр, блок буферных регистров, блок оперативной памяти, выход тра подключен к первому информационному входу арифметико-логического блока, выход признака результата арифметико-логического блока подклюн к первому входу логических условий блока микропрограммного управления, вход запуска устройства, вход останова устройства и вход обнуления устройства подключены соответственно к входам запуска, останова и сбросаьблока микропрограммного управления, выход поля операции регистра команд подключен к входу первого дешифратора, выход которого подключен к входу кода команды блока микропрограммного управления, выход признака нечетко" сти операнда регистра команд подключен к второму входу логических условий блока микропрограммного управления, выход адресного поля регистракоманд подключен к информационномувходу счетчика адреса, первый выход (блока микропрограммного управленияподключен к счетному входу счетчикаадреса, второй выход блока микропрограммного управления подключен к входу считывания регистра, третий выходблока микропрограммного управленияподключен к входу записи регистракоманд, четвертый и пятый выходы блока микропрограммного управления подключены соответственно к входу.записи и к входу чтения блока оперативнойпамяти, выход которого подключен кпервому информационному входу блокабуферных регистров, выходы которогоподключены к информационным входамблока оперативной памяти, о т л и -ч а ю щ е е с я тем, что, .с цельюповышения быстродействия устройствапри выполнении арифметических операад нечеткими числами, в устройведены группа из (и) блоков оперативной памяти, где и - число функций принадлежности, коммутатор, второй дешиФратор, элемент НЕ, с первого по 2 и-й элементы И, группа из (и) блоков буферных регистров, с первой по (и)-ю схемы сравнения, с первого по и-й двунаправленные коммутаторы, шестой выход блока микропрограммного управления подключен к управляющему входу коммутатора, седьмой выход блока микропрограммного управления подключен к первым входам элементов И с первого по и-й, восьмой выход блока микропрограммного управления подключен к стробирующему входу второго деаифратора, к входу эле мента НЕ и к первым управлякцим вхо 1564603дам блоков буферных регистров с первого по (и)-й группы, девятый выход блока микропрограммного управлеНия подключен к входу записи регистра, десятый выход блока микропрограм 5 Много управления подключен к первому управляющему входу блока буферных регистров, одиннадцатый выход блока ьикропрограммного управления подключен к входу кода операции арифметикологического блока, двенадцатый выход блока микропрограммного управлениягодключен к стробирующим входам схем равнения с первой по (и)-ю и к второму управляющему входу блока буферных регистров, информационный выод арифметико-логического блока подключен к первому информационному входу Регистра, к второму информационному входу блока буферных регистров ипервым информационным входам блоков буферных регистров группы, выход блока оперативной памяти подключенинформационному входу первого двуаправленного коммутатора, информаионный выход 1-го блока оперативной амяти группы (=1 п) подключенинформационному входу (х+1)-го двунаправленного коммутатора, к второму информационному входу 1-го блока буферных регистров группы и к первому информационному входу 1-й схемы сравНения, первый выход коммутатора под-, слючен к адресным входам блока опера 35 ивной памяти и к адресным входам и)-го блока оперативной памяти руппы, второй выход коммутатора ,одключен кинформационному входу второго дешифратора, первый выход 40 которого подключен к второму входу первого элемента И, к первому входу (п+1)-го элемента И и к синхровходу блока оперативной памяти, выход поля адреса регистра команд подключен к первому информационному входу комму оратора, информационный выход счетчиКа адреса подключен к второму информационному входу коммутатора, 1-й выкод второго дешифратора (3=2,п) подключен к синхровходу Ц)-го блока оперативной памяти группы, к второму входу 1-го элемента И и к первому (и+)-го элемента И, выход элеМента НЕ подключен к вторым входам элементов И с (и+2)-го по 2 п-й, чет 55 вертый выход блока микропрограммного правления подключен к входам записи блока оперативной памяти с первого по (п)-й группы, пятый выход блокамикропрограммного управления подключен к входам чтения блоков оперативной памяти с первого по (и)-й группы, к второму входу (и+1)-го элемента И и к третьим входам элементов Ис (и+2)-го по 2 п-й, выход (и+1)-гоэлемента И (1=1п) подключен ксинхровходу 1-го двунаправленногокоммутатора, выход первого элементаИ подключен к третьему управляющемувходу блока буферных регистров, выход 1-го элемента И (1=2п) подключенк второму управляющему входу(1-1)-го блока буферных регистровгруппы, с первого по четвертый выходы д-го блока буферных регистровгруппы подключены к информационнымвходам соответственно с первого почетвертый 1-го блока оперативной памяти группы и к информационным входам соответственно с второго по пятый.-й схемы сравнения, третий управляющий вход 1.-го блока буферных регистров группы подключен к выходу 1-йсхемы сравнения, выходы двунаправленных коммутаторов объединены и подключены к второму информационномувходу арифметико.-логического блока,в второму информационному входу регистра и к информационному входу регистра команд, при этом каждый иэ пблоков буферных регистров содержиткоммутатор, четыре элемента ИЛИ и четыре регистра, в каждом из и блоковбуферных регистров первый и второйинформационные входы блока буферныхрегистров подключены соответственно кпервому и второму информационным входам коммутатора блока буферных регистров, первый управляющий вход блокабуферных регистров подключен к управляющему входу коммутатора блока буферных регистров, второй и третийуправляющие входы блока буферных регистров подключены соответственно кпервым и к вторым входам элементовИЛИ с первого .по четвертый блока буферных регистров, выходы элементовИЛИ с первого по четвертый блока буферных регистров подключены к синхровходам регистров соответственнос первого по четвертый блока буферных регистров, выходы с первого почетвертый коммутатора блока буферныхрегистров подключены к информационнымвходам регистров соответственно спервого по четвертый блока буферных64603 10 15 20 25 30 5 15 регистров, выходы с первого по четвертый регистров блока буферных регистров подключены соответственно к выходам с первого по четвертый блока буферных регистров.2. Устройство по и, 1, о т л и - ч а ю ц е е с я тем, что блок микропрограммного управления содержит генератор тактовых импульсов, два коммутатора, два элемента И, два элемента НЕ, счетчик адреса, регистр микро- команд, узел постоянной памяти, первый вход логических условий блока подключен к первому информационному входу первого коммутатора, входы запуска и останова блока подключены соответственно к входам запуска и оста- нона генератора тактовых импульсов, вход сброса блока подключен к входам установки в "0" счетчика адреса и регистра микрокоманд, вход кода команды блока подключен к первому информационному входу второго коммутатора, второй вход логических условий блока подключен к второму информационному входу первого коммутатора, третий и четвертый информационные входы первого коммутатора подключены соответственно к шине единичного потенциала блока и к шине нулевого потенциала блока, выход первого коммутатора подключен к входу первого элемента НЕи к первому входу первого элементаИ, выход первого элемента НЕ подключен к первому входу второго элементаИ, выходы первого и второго элементов И подключены соответственно квходу записи и к счетному входу счетчика адреса, выход генератора тактовых импульсов подключен к входу второго элемента НЕ и к,синхровходу регистра микрокоманд, выход второгоэлемента НЕ подключен к вторым входампервого и второго элементов И, выходвторого коммутатора подключен к информационному входу счетчика адреса,информационный выход счетчика адресаподключен к адресному входу узла гостоянной памяти, выход узла постояннойпамяти подключен к информационномувходу регистра микрокоманд, выходыс первого по двенадцатый поля кодаоперации регистра микрокоманд подключены соответственно к выходам с первого по двенадцатый блока, первый ивторой выходы поля перехода регистрамикрокоманд подключены к управляюцимвходам соответственно первого и второго коммутаторов, выход поля адресарегистра микрокоманд подключен к второму информационному входу второгокомму"атора.Изобретение относится к вычислительной технике и может быть использовано при создании устройств обработки нечеткой информации,Цель изобретения в , повышение быстродействия при выполнении арифметических операций над нечеткими числами.На фиг. 1 и 2 представлена структурная схема устройства для обработ-. ки нечетких чисел; на фиг. 3 - структурная схема блока буферных регистров; на фиг. 4 - структурная схема блока микропрограммного управления.Устройство содержит арифметикологический блок 1, регистр 2, блок 3 микропрограммного управления, первый дешифратор 4, регистр 5 команд, счетчик 6 адреса, блок 7 оперативной памяти, блок 8 буферных регистров, с первого по (и)-й блоки 9.1-9.поперативной памяти группы, с первого по и-й элементы И 10.1-10.п, с перво.-. 40 45 50 55 го по (п) -й блоки буферных регистров 111-11.пгруппы, коммутатор 12, с первой по (и)-ю схемы 12.1-12.псравнения, дешифратор 13, с (и+1)-го по 2 п-й элементы И 14.1-14,п, с первого по и-й двунаправленные коммутаторы 15.1-15,п и элемент НЕ 16.Каждый из блоков буферных регистров включает коммутатор 17, с первого по четвертый регистры 18,1-18,4 и с первого по четвертый элементы ИЛИ 191-19.4.Блок микропрограммного управления образуют счетчик 20 адреса, регистр 21 микрокоманд, узел 22 постоянной - памяти, генератор 23 тактовых импуль" сов, первый и второй элементы НЕ 24 и 25, первый и второй элементы И 26 и 27 .и первый и второй коммутаторы 28 и 29,Устройство предназначено для выполнения арифметических операций над нечеткими числами. Под нечетким чис"15646 лом понимается множество А= рА(х)х, где р :х 0,13 - отображение мйожества Х в,единичный отрезок 0,1 - называется функцией принадлежности не 5 четкого множества А, Значенне функции принадлежности рА(х) для элемента х 6.7 С называется степенью принадлежностиИнтерпретацией степени принадлежности ц (х) является, субъективная меГА,ра того, насколько элемент х е Х соответствует понятию, смысл которого Формализуется нечетким множеством А. В качестве йримера рассмотрим нечет,кое множество А, соответствующее в рамках конкретной задачи нечеткому числу 2: 03тивной памяти с первого по (и)-и группы хранят Функции принадлежности.Работа устройства начинается с подачи сигнала "Сброс" на вход обнуления устройства блока 3 микропрограммного управления. Этот сигнал поступает на входы установки в "0" счетчика 20 адреса и регистра 21 микрокоманд и устанавливает их в нулевое состояние. Затем на вхоц запуска устройства с задержкой, равной времени считывания информации, нз узла 22 постоянной памяти подается сигнал "Пуск". При получении сигнала "Пуск" генератор 23 начинает выдавать тактовую последовательность импульсов, По переднему фронту первого импульса, Аг Оф 05/1 ф 71 Оф 5/1 ф 81 Оф 8/191 1/20; 0,3/2,1; 0,5/2,11 0,5/2,2;0,005/2,3.Арифметические операции над не"четкими числами определяются какА м В = С, где А=рА, Л, - первое 25нечеткое число; В =1 И, 3 - второе нечеткое число; С = 1 шах(шип(,18; А + 31- нечеткое число, результат операции,Однако в конкретных случаях бывает достаточно производить вычисления,по упрощенной ФормулеС = шах(р, р), А я В). (1)Под ядром нечеткого числа будемпонимать такое значение области задания нечеткого числа (т.е. всей числовой оси), в котором Функция принадлежности принимает максимальное значение, т,е, (А)= шах 1.Ф Тогда ядро нечеткого числа результата операции 45. Работа устройства обработки нечетких чисел построена на основе математических выражений (2) и (3). Нечеткие числа хранятся в виде ядра и на 55 бора Функций принадлежности. В шестнадцатиразрядном блоке 1 оперативной памяти хранятся ядра нечетких чисел, а шестнадцатиразрядные блоки опера" поданному на второй вход, вход записи, регистра 21 микрокоманд, регистр 21 записывает информацию из нулевой ячейки узла 22 постоянной памяти. По заднему фронту тактового сигнала, поданному через элемент НЕ 25 на первые входы первого и второго элементов И 26 и 27, происходит или загрузка нового адреса в счетчик 20 адреса через коммутатор 29, или увеличение содержимого счетчика 20 адреса микро- команд на единицу при нулевом (отсутствие) значении условия на выходе коммутатора 28 условия, подаваемогона второй вход элемента И 26 и черезэлемент НЕ 24 на второй вход элемента И 27, Функционируя таким образом, блок 3 микропрограммного управления вырабатывает последовательность микрокоманд, обеспечивающих функционирование устройства.С первого выхода блока 3 микропрограммного управления при определенной микрокоманде на вход счетчика6 адреса подаются сигналы, настраивающие его на прием начального адреса .по второму входу и на запись по заднему фронту (т.е. по снятии микро- команды),Загруженный в счетчик 6 адрес по следующей микрокоманде через коммутатор 12 подается на вход дешифратора13 и на адресные входы блоков 7 и 9.1-9.поперативной памяти, причем старшие разряды адреса подаются надешифратор 13, В соответствии с входным адресомдешифратора 13 инициализируется один из его выходов, которые поданы на входы выборки кристаллов блоков 7 и 9.1-9.поперативной памяти. Таким1 О 03 9 15646образом, в соответствии,со старшимиразрядами адреса будет Инициализирован один из блоков оперативной памяти. С первого выхода коммутатора начетвертыи вход этого блока памяти буч5дут подаваться младшие разряды адреса и адресована таким образом конкретная ячейка памяти. 3 этой же микрокоманде с пятого выхода блока 3микропрограммного управления будетвыдан сигнал чтения на вторые входывсех блоков оперативной памяти. Изблока оперативной памяти, инициализированного дешифратора 13, по сигналу"Чтение" произойдет выдача информации, которая появится на втором входе1соответствующего данному блоку оперативной памяти двунаправленного коммутатора. Этот двунаправленный коммутатор пропустит информацию на выход,Информация с выхода выбранного двунаправленного коммутатора через магистраль поступит на второй вход регистра 5 команд и будет записана в нем 25по снятии сигнала записи, подаваемогона первый вход регистра 5 команд с1третьего выхода блока 3 микропрограммного управления, Таким образом, врезультате выполнения микрокоманды 30происходит считыванйе команды из оперативной памяти по адресу из счетчика 6 адреса и загрузка команды в регистр 5 команд. В следуюцей микрокоманде код операции с первого выходарегистра 5 команд через дешифратор 4поступает на третий вход блока 3 микропрограммного управления. По отрицательной полярности тактового сигнала с генератора 23 произойдет запись информации в счетчик 20 адресамикрокоманд. Запись будет осуцествлена, потому что коммутатор 23 управ- .ляюцим сигналом с выхода регистра 21микрокоманд будет настроен на пропуск 45логической единицы, которая с выходакоммутатора 23 поступит на второйвход элемента И 26. С приходом напервый вход элемента И 26 инвертированной отрицательной полярности тактового сигнала с генератора 23 импульсов произойдет выход на микропрограмму, реализующую команду, записанную в регистр 5 команд,В следующей микрокоманде адрес 55первого операнда с третьего выходарегистра 5 команд будет подан на первый вход коммутатора 12. Настроеннныйпо третьему входу управляюциь 1, сигна.лом с шестого выхода блока 3 микропрограммного управления, он пропустит адрес на первый вход дешифратора 13 и на соответствующие входы всех блоков оперативной памяти. Далее процесс выборки информации аналогичен процесму, описанному для чтения команды, до момента появления информации на выходе соответствуюцего двунаправленного коммутатора. По магистрали считанная информация подается на второй вход регистра 2 и по управляюцим сигналам, поступающим на первый и третий входы регистра 2 соответственно с второго и девятого выходов блока 3 микропрограммного управления, записы-, вается в регистр 2. В следующей микрокоманде адрес второго операнда подается с третьего выхода регистра 5 команд на первый вход коммутатора 12 и по аналогии с предыдущим случаем на магистрали оказывается информация, выбранная из оперативной памяти по адресу второго операнда. Эта информация по магистрали поступает на второй вход арифметико-логического блока 1, и результат арифметической операции с выхода арифметико-логического блока 1 по магистрали проходит на вход блока 8 буферных регистров и на входы блоков буферных регистров группы. На второй вход блока 3 и на третьи входы блоков 11.1-11,пможет поступить сигнал "Запись" соответственно с выходов элементов И 10.1-10.п. Информация по сигналу записи, выданному по седьмому выходу блока 3 микропрограммного управления, запишется в тот блок буферных регистров, который будет выбран дешифратором 13.В следующей микрокоманде информация из блока буферных регистров данных по сигналу ".Запись", подаваемому с четвертого выхода блока 3 микропрограммного управления на первые входы всех блоков оперативной памяти, запишется в память. Таким образом, за три микрокоманды была выполнена арифметическая операция над двумя шестнадцатиразрядными операндами и результат операции загружен по адресу второго операнда.Выполнение команды над нечеткими операндами осуществляется следующим образом.По первой микрокоманде адрес с третьего выхода регистра 5 команд поступает на вход коммутатора 12,156 настроенного по третьему входу с шестого выхода блока 3 микропрограммноГо управления на пропуск адреса с 1 егистра 5 команд. пладшие разряды адреса с первого выхода коммутатора 12 подаются на четвертые входы блоков перативной памяти, а старшие разряы адреса с второго выхода коммутаора 12 подаются на первый вход деифратора 13. На второй вход дешифатора 13 поступает с восьмого выода блока 3 микропрограммного управ- ения признак операции с нечеткими перандами. По этому сигналу на выоде дешифратора 13 появляются сигнаы выборки кристалла сразу на всех ыходах, что обеспечивает работу сех блоков оперативной памяти, Одовременно признак нечеткой операции оступает на четвертые входы блока егистров 11.1-11,пбуферных реистров, настраивая их на прием инормации с выхода блоков 9.1-9.пперативной памяти, По сигналу "Чте 1 ие , поступающему на вторые входы сех блоков оперативной памяти с четертого выхода блока 3 микропрограмого управления, информация появитя на выходе сразу всех блоков памяи. На выходе блока 7 оперативной памяти появится ядро первого нечеткого операнда. Оно поступит на второй вход первого двунаправленного коммутатора и пройдет через него на магистраль, Ядро с выхода первого двуйаправленного коммутатора по магистрали поступит на второй вход региста 2. Информация с выходов блоков .1-9.п-,1 оперативной памяти поступит на входы соответствующих блоков буФерных регистров и двунаправленныхкоммутаторов. Но двунаправленные ком 4603 12мутаторы 15,2-15.п будут закрыты,так как на элементах И 14.2-14.п присутствует инверсное значение признака операции над нечеткими данными,Блоки 11.1-11.ппо заданному Фронту запишут информацию, выдаваемуюблоком оперативной памяти. Так какна их входах будет присутствоватьсигнал записи, Формируемый по совпадению сигнала записи, выдаваемого сседьмого выхода блока 3 микропрограммного управления, и признака адресас дешифратора 13.15 В следующей микрокоманде ядро второго операнда, считанное из блока 7оперативной памяти, через двунаправленный коммутатор 15.1 подается навторой вход арифметико-логического 20 блока 1, а с его выхода на вход блока 8.Информация, считанная из блоков9.1-9,поперативной памяти подается на вторые входы схем 12.1-12,п"1 25 сравнения. Схемы сравнения сравниваютинформацию с выходов блоков буферныхрегистров и блоков оперативной памяти потетрадно и вырабатывают потетрадные сигналы блокировки записи, ес ли тетрада в блоке буферных регистровимеет значение большее, чем тетрадана выходе блока оперативной памяти.По заднему фронту сигнала записипроисходит параллельное формированиев блоках буферных регистров максимальных значений "размытостей" нечетких чисел, 3 следующей, третьей, микрокоманде осуществляется запись информации из блоков буферных регистров 40 в блоки оперативной памяти. Такимобразом, за три микрокоманды выполняется операция над двумя нечеткимичислами.,Смирнонич Ога акт аж 56 аказ 115 ри ГК осударственного комитета по 113035, Москва, ЖПроизводственно-издательский комбинат "Патент", г, Ужгород,гарина, 10 Составител Техред М,Х обретен Раушска Ф 1/Г 4Корректор Н.Ревская Подписноем и открытия наб., д, 4/5