Сумматор-вычитатель

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскикСоциалистическихРеспублик. и 993254(22) Заявлено 1708. 81(21) 3329791,/18-24 с присоединением заявки Йо(23) Приоритет 6 06 Г 7/50 Государственный комнтет СССР по делам нзобретеннй и открытнй( 5 4 ) СуИИАОР-ВЧИТАТЕЛ Йзобретение относится К вычислительной технике и может быть использовано в арифметических устройствах ЭВМ, обрабатывающих информацию как в -двоичном, так и в двоично-десятич. ном коде. Известен двоично-десятичный сумматор, позволяющий суммировать и вычитать числа в двончно-десятичном коде, содержащий двоичный четырехраэрядный сумматор, корректирующий сумматор и узел коррекции 1 1 .Недостатком сумматора являются ограниченные функциональные возможности, так как он не позволяет суммировать и вычитать двоичные числа в двоичном коде.Известен однораэрядНый десятичный, сумматор-вычитатель, содержащий четырехраэрядный двоичный сумматор-вычи" татель, трехразрядный корректирующий двоичный сумматор, четыре элемента И и элемент ИЛИ. Данный сумматор позволяет производить суммирование и вычитание двоично-десятичных чисел в зависимости от сигнала на управля-. ющих входах путем суммирования или вычитания двоичных кодов десятичных чисел и формирования корректирующего кода для выходного кода двоичногсгсумматора-вычитателя (.2 ).Однако одйоразрядный десятичныйсумматс 1 р-вычитатель не позволяет суммировать и вычитать числа в двоичномкоде.Цель изобретения - расширениефункциональных воэможностей сумма тора-вычитателя за счет возможностисуммирования и вычитания как двоич"но-десятичных, так и двоичных чисел.Поставленная цель достигаетсятем, что сумматор-вычитатель, содержащий четырехразрядный двоичный сум 1 з матор-вычитатель, трехразрядный корректирующий двоичный сумматор р четыре элемента И, элемент ИЛИ и элементНЕ, причем информационные входы четырехразрядного двоичного сумматоравычитателя соединены с входами сум-.матора-вычитателя, вход переноса(заема) сумматоравычитателя, а управляющий вход подключен к управля ющему входу вида операции сумматоравычитателя, к первому входу первогоэлемента И и к входу элемента НЕ,выход первого разряда четырехраэрядного двоичного сумматора-вычитателя З 0 соединен с выходом первого разрядасумматора-вычитателя, выход второго разряда соединенс первым входом первого разряда трехразрядного корректирующего двоичного сумматора и с первым входом второго элемента И, выход третьего разряда четырехразрядного двоичного сумматора-вычитателя соединен с первым входом второ-рого разряда трехразрядного корректирующего двоичного сумматора и с первым входом третьего элемента И, второй вход которого соединен с вторым входом второго элемента И, с первым входом третьего разряда трехразрядного корректирующего двоичного сумматора и с выходом четвертого разряда четырехразрядного двоичного сумматора-вычитателя, выход переноса (заема)старшего разряда которого соединенс первым входом элемента ИЛИ, второйи третий входы которого подключены соответственно к выходам второго и третьего элементов И, выход элемента ИЛИ соединен с выходом переноса (заема) сумматора-вычитателя, выход элемента НЕ подключен к первому входу четвертого элемента И, выход первого элемента И соединен с вторым входом второго разряда трехразрядного корректирующего двоичного сумматора, выход четвертого элемента И соО2025 единен с вторым входом третьего разря 30да трехразрядного корректирующегодвоичного сумматора, выходы которогосоединены с выходами второго третьЭего и четвертого разрядов сумматора" вычитателя, введен также пятый элемент И, первый вход которого соединен с выходом элемента ИЛИ, второйвход соединен с третьими входами вто" рого и третьего элементов И и подключен к управляющему входу режима 40работы сумматора-вычитателя, а выходпятого элемента И соединен с вторыми входами первого и четвертого элементов И и с вторым входом первого разряда трехразрядного корректирующе 45 го двоичного сумматора.На чертеже приведена структурная схема сумматора-вычитателя.Сумматор-вычитатель состоит из четырехразрядного двоичного сумматора-вычитателя 1, трехраэрядного корректирующего двоичного сумматора 2, элементов И 3-7, элемента ИЛИ 8 и элемента НЕ 9. Сумматор-вычитатель имеет минформационные входы 10 для подачи кодов операндов, вход 11 переноса (заема), управляющий вход 12 вида операции, управляющий вход 13 режима работы, информационные выходы 14 и выход 15 переноса заема.Одноразрядный десятичный сумма тор-вычйтатель работает следующим образом.На входы двоичного сумматора-вычитателя 1 поступают числа А и В и сигнал переноса П -1 (при сложе нии чисел А и В) или заема 3 -1 (при( вычитании чисел А и В).При наличии единичного потенциала на управляющем входе 12 осуществляется алгебраическое сложение чисел А+В, а при наличии нулевого потенциала - алгебраическое вычитание А-В. При подаче чисел А и В в двоичнодесятичном коде на управляющем входе 13 имеет место единичный потенциал. В этом случае на выходе двоичного сумматора-вычитателя 1 формируется сумма или разность входных чисел в двоичном коде, сигнал переноса, если сумма А+В = 1 били сигнал заема, если разность А-В вотрицательная.Выходные сигналы с трех старших разрядов двоичного сумматора вычитателя 1 поступают на элементы.И 3 и 4. На выходе элемента И 3 Формируется сигнал переноса, если сумма А+В10-11, а на выходе элемента И 4 формируется сигнал переноса, если сумма А+В = 12-15Для получения суммы или разности чисел в двоично-десятичном коде необ ходимо к результату, полученному на выходе двоичного сумматора-вычитате-, ля 1 прибавить 0 (0000), если сумма или разность равны 0-9, б (0110), если сумма равна 10-19 и 10 (1010), если разность отрицательная. Для этого используется трехразрядный корректирующий двоичный сумматор 2, на первые входы которого поступают сигналы с трех старших разрядов двоичного сумматора-вычитателя 1, на вторые входы - коды трех старших разрядов чисел Оф б или 10.Для формирования трех старших разряуув чисел 0; б, 10 используется выходной сигнал переноса (заема) сумматора-вычитателя и сигнал управления СЛОЖЕНИЕ-ВЫЧИТАНИЕ.Число 000 получается, если сигнал переноса П равен нулю. Число 011 Формируется при сложении чисел (при единичном потенциале на входе 12) при наличии сигнала переноса П, а число 101 формируется при вычитании чисел (при нулевом потенциале на входе 12) и при наличии с игнала заема 3.При наличии нулевого потенциала на входе 13 производится подача чисел А и В в двоичном коде, при этом сигналом с входа 13 осуществляется блокировка формирования сигнала, когда сумма входных чйсел равна 10-15 и формируется сигнал коррекции выходного кода двоичного сумматора-нычитателя 2, равный 0 (0000) путем блокировки сигнала переноса (заема) сигналом со входа 13 с помощью элемента И 5. Результат Формируется в двоичном коде.993254 Формула изобретения Сумматор-вычитатель, содержащий четырехразрядный-двоичный сумматорвычитатель, трехразрядный корректирующий двоичный сумматор, четыре -элемента И, элемент ИЛИ и элемент НЕ, причем информационные входы четырех- разрядного двоичного сумматора-вычитателя соединены с входами сумматора. вычитателя, вход переноса (заема) подключен к входу переноса (заема) сумматора-вычитателя, а управляющий вход подключен к управляющему входу вида операций сумматора-вычитателя, к первому входу первого элемента И и к входу элемента НЕ, выход первого разряда четырехраэрядного двоичного сумматора-вычитателя соединен с выходом первого разряда сумматора-вычитателя, выход второго разряда соединен с первым входом первого разряда трехразрядного корректирующего двоичного сумматора и с первым входом второго элемента И, выход третьего разряда четырехраэрядного двоичного сумматора-вычитателя,соединен с первым входом второго разряда трехразрядного корректирующего двоичного сумматора и с первым входом третьего элемента И, второй вход которого соединен.с вторым входом второго элемента И с первым входом третьего разряда трехразрядного корректирующего двоичного сумматора и с выходом четвер 0 Источники информации,принятые во внимание при экспертизе,40 1. Авторское свидетельство СССР Р 813415, кл. С 06 Г 7/50, 1978; 2. Авторское свидетельство СССР Р 690479, кл. С 06 Г 7/50, 1975 (про-,тотип). 1ВНИИПИ Заказ 479/65 тираж 704 Подписное илиад ППП Патент" жгород, ул.Проектн 5Таким образом, введение в сумматор-вычитатель пятого элемента И позволяет с помощью одного устройства в зависимости от потенциала на уп-. равляющем входе осуществлять суьщирование, вычитание как двоично-десятичных чисел, так и двоичных чисел, т.е. .расширить Функциональные воэможности устройства. того разряда четырехразрядного двоичного сумматора-вычнтателя, выход переноса (заема) старшего разряда которого соединен с первым входом элемента ИЛИ, второй и третий входы кото рого подключены соответственно к выходам второго и третьего элементов И,выход элемента ИЛИ соединен с выходом переноса (заема) сумматора-вычитателя, выход элемента НЕ подклю чен к первому входу четвертого элемента И, выход первого элемента Исоединен с вторым входом второгоразряда трехразрядного корректирующего двоичного сумматора выход 15 четвертого элемента И соединен свторым входом третьего разряда трехразрядного корректирующего двоичногосумматора, выходы которого соединены с выходами второго, третьего и 20 четвертого разрядов сумматора"вычи-тателя, о т л и ч а ю щ и й с я тем,что, с целью расширения Функциональных возможностей путем возможностисуммирования и вычитания как двоично десятичных, так и двоичных чисел,онсодержит пятый элемент И, первыйвход которого соединен с выходомэлемента ИЛИ, второй вход соединенс третьими входами второго и треть- ЗО его элементов И и подключен. к управляющему входу режима работы суммато- .ра-вычитателя, а выход пятого элемен,та И соединен с вторыми входами первого и четвертого элементов И и свторым входом первого разряда трехразрядного корректирующего двоичногосумматора.