Одноразрядный сумматор-вычитатель

) ОДИОРАЗРЯ 57) Изоб ительной ескии для реали ционным п является теля. В о татель, с хин ССС985СР986 зис тра пол то нз нительаны ном реалных и лен ОСУДАРСТВЕННЫИ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ ОПИСАНИ АВТОРСКОМУ СВИ(56) Авторское свидетельствВ 1137462, кл. С 06 Г 7/50,Авторское свидетельство СВ 1335892, кл. С 06 Г 7/50,1424013 ретение от к вычпс технике и предназначено зации в составе БИС с инжекитанием. Целью изобретения упрощение сумматора-вычитадноразрядный сумматор-иычиодержащий три входш,ж тран 2, 3 и четыре выходшн ра 7, 8, 9, 12, введен доный транзистор 13 и органивые связи согласно выралеизуемых Функций, представарпФметическом базисе,1 ил,1424013 10 40 45 П зобетее отосытгя к вьчгли телоЙ тс хке и может быть исолъзовацо прц огтроецци арифметических устройств с ижекцоццым питанием доснове элементов мцогоуровцевой логики. П пь изобретецпя - упрощение суьмдторд-в,чтдтеля. Нд чертеже представлена фуцкциоцдлддя схема одноразрядного сумматора-ьитдтеля,Однордзрядьвсумматор-вычитательсодержит три входных транзистора 1,2, 3, базы которых соединены соответствецо г входами первого 4 и вто.рого 5 опсрацдов и входом 6 переноса,первые, вторые и третьи коллекторытрд псторов 1-3 соединены соответствецо с бдздю выходцьх транзисторов 207-г, коллекторы транзисторов 7 и 8соедгнецы с выходом 10 результата,двд коллектора транзистора 9 соедицецы гоотпетствео с базой транзистора 8 и выходом 11 переноса, база тран 25зисторон 23 - с коллектором транзистора 13, база которого соединенас четвертым коллектором транзистора1, д коллектор транзистора 12 соедице с выходцой шиной 14 заема, тразсторы 1, 2, 3, 13 включены по схемезеркдлього отрджецпл, что достигается соедпеьцем одного из коллекторовс базой, в результате чего токи выходых коллекторо этих транзисторов35 рдвы их ходщи токаи.фукци суммы, рдзости, переноса и заема одцордядого сумматора-вычтатея меот следующий д:-- Ь (д, +Ь +Р, )1) --Р, (д, + Ь, + Р; ) 2)+Р, (д,+Ь, +Р) 3);Е,= Рь(д+ Р; + Ь, ) 2);Г+= Р,(а, + Ь, + Р) 2). Как видно из приведенных соотношений, д:я реализации функций Р , Р, Р , Р 4 используются одни и те же аргументы по различным порогам (одни и те 50 же мцагоколлекторцые транзисторы для образовая суммы) . Причем в базы транзисторов 1, 2, 3, 13 инжектор зддает одиц квант тока 1, а в базы транзисторов 7, 8, 9, 12, выполняющих 55 функц порогового детектора, задаются токи, значения которых указаны в арифиетическом представлении реализуемых функций и их предикатов Р Р 1 Р, Для надежности срабатывания ороговых детекторов токи берутся цд 0,5 кванта меньше, чем указацо в в 1 ражаиях. В базу транзисторов 7 инжекТор задает ток 0,5 1 в базу транзистора 8 - 2,5 1, а в базы транзисторов 9,12 - 1,5 1, Указанные соотношения токов обеспечиваются соотношением геометрических размеров эмиттера и коллектора инжекционного транзистора,Одноразрядный сумматор-вычитательработает следующим образом,Предположим, на входы устройстваподается следующая комбинация входных сигналов: а, = Ь, = Р, = 1. Вэтом случае транзисторы 1, 2, 3 открыты и отводят через свои коллекторыпо одному кванту тока. С баз транзисторов 7-9 будет отбираться три дискрета тока, с базы транзистора 12два дискрета тока, а так как их базовые токи меньше указанных значений,то эти транзисторы закрыты, Закрыти тразистор 13, так как его базовыйток отводит транзистор 1. Таким образом, все пороговые детекторы будутзакрыты, т,е. И= Я=1, Р;,= 1; Б=1 Предположим, что а = Ь 1 = 1, Р = О. В этом случае транзисторы 7, 9, 13 закрыты, так как их базовые токи меньше отводимых входными транзисторами, Транзисторы 8 и 12 открыты, так как с их баз отводятся токи соо.ветственно 2 1 и 1, которые меньше задаваемых токов (2,5 1, и 1,5 1 р). Это приводит к появлению на выходах сигнала Ы 8 О П, О Р 1 При а; = Р, = О, Ь, = 1, транзистор 1 закрыт, транзистор 9 насыщен и шунтирует транзистор 8, последний закрыт, транзистор 13 открыт и отводит 1с базы транзистора 12, транзистор 2 отводит 1 с базы транзистора 12, т,е. с его базы отводится ток, равный двум дискретам, поэтому транзистор 12 закрыт, На выходных шинах формируются сигналы8 = И = 1; Р; = О, 3;+1 = 1.1424013 формула изобретения Составитель М, ЕсенинаТехред М,Ходанич Корректор С. Черни Редактор А. Маковская Заказ 4688/51 Тираж 704 одписноеВНИИ 1 П рсударственного комитета ГГСРпо делам изобретений и открытий113035, Москва, Ж, Раушская цаб д, 4/5 Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 При Ь, = Р = О, а= 1 трацзистор 7 закрыт, транзистор 9 насыщен и шуцтирует транзистор 8. Транзистор 13 закрыт, а транзистор 12 открыт. На выходных цпцах формируются сигналы Б -- 1 Р, - О 10Одноразрядный сумматор-вычитатель, содержащий три входных мцогоколлекторных транзистора, включенных по схеме зеркального отражателя, и четыре выходных транзистора, включенных 1 В по схеме порогового детектора, причем первые, вторые и третьи коллекторы входных транзисторов соединены соответственно с базами первого, второго и третьего выходных транзисторов, 20 четвертые коллекторы второго и третьего входцых транзисторов соединеныс базо 1 четвертого выхолцого транзистора, коллекторы первого и второго вывыходцых транзисторов соелицены с выходом результата сумматора-вычитателя,первый и второй коллекторы третьеговыходного транзистора соединены соответственно с базой второго выходноготранзистора и выходом переноса сумматора-вычитателя, а коллектор четвертого выходного транзистора - с выходомзаема сумматора-вычитателя, о т л ич а ю щ и й с я тем, что, с цельюупрощения сумматора-вычитателя, введендополнительный трацзистор, включенныйпо схеме токового отражателя, базакоторого соединена с четвертым коллектором первого входного трацзцстора,а коллектор - с базой четвертого выходного транзистора,