Программируемая логическая матрица

(504 С ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРпО делАм изОБРетений и ОткРытий НИЕ ИЗОБРЕТЕНИ и 13ИНИН д У ия СВИДЕТЕЛЬСТ АВТОРСН.СЯ4/24-24 мируемые логические матрицы ся интегральными микросхема кой плотности интеграции. Их стью применения является к рование вычислительных маши равляющих логических систе.87. Бюлмны уста ыпочетней техФ Гроне(57) Иэобретение относитсяти вычислительной техники.П менение программируемых лог матриц обеспечивает высокую тивность и экономичность ре облас- ограмявляют ми высо- обла- нструии уп.При- ческих1291959 комбинационных и последовательных логических микросхем, реализующих частные функции сложных логических систем. Применяются в качестве блока управления в центральном блоке вычислительной машины, микропрограммируемого блока или.блока управления некоторой операции, например управления дисковыми запоминающими устройствами. Целью изобретения является расширение функциональных возможностей за счет учета внутренних состояний программируемой логиИзобретение относится к вычислительной технике.Программируемые логические матрицы являются интегральными микросхемами высокой плотности интеграции. Их областью применения является конструирование вычислительных машин и управляющих логических систем, Применение программируемых логических матриц обеспечивает высокую эффективность и экономичность решения комбинационных и последовательных логических микросхем, реализующих частные функции сложных логи-. ческих систем. Самым подходящим является их применение в качестве блока управления в центральном блоке вычислительной машины, микропрограммируемого блока или блока управления некоторой операции, например управления дисковыми запоминающими устройствами.Известна программируемая логическая матрица (Баранов С.И Синев В.Н. Программируемые логические матрицы в цифровых системах. - Зарубежная радиоэлектроника, 1979, В 1, с. 65- 81), содержащая матрицу логического умножения, матрицу логического сложения, входной буфер, выходной буфер и регистр, причем входы входного буфера соединены с входами программируемой логической матрицы, а выходы - с входами матрицы логического умножения, выходы которой соединены с входами матрицы логического сложения ческой матрицы, 11 ро раммируемая логическая матрица годержит матрицулогического умножения, матрицу 2 логического сложения, элементы 3 задержки, элементы й РАВНОЗНАЧНОСТЬ внешние входы 4 -4 , внешние выхо 16ды 5 -5 . Матрица 1 логического уманожения содержит входные усилители б и диодную матрицу 7. Матрица 2 логического сложения содержит диодную матрицу 8, элементы 9 НЕРАВНОЗНАЧЮСТЬ и выходные усилители 10.2 ил. и регистра, выходы регистра подключены к дополнительным входам матрицылогического умножения, выходы матрицы логического сложения подключенык входам выходного буфера, выходыкоторого являются выходами программируемой логической матрицы. Достоинством такой программируемой логической матрицы с памятью являетсяналичие обратной связи через регистр,что позволяет учитывать предыдущеесостояние автомата, реализованногона этой программируемой логическойматрице. Недостатком матрицы является невозможность реализации с ее помощью асинхронного автомата с возможностью самотестирования.Наиболее близким к изобретениюявляется программируемая логическаяматрица, содержащая матрицу логического умножения и матрицу логическогосложения, выходы которой (общее число выходов равно восьми) являютсявыходами программируемой логическойматрицы, а входы (общее число входовравно сорока восьми) соединены с выходами матрицы логического умножения,входы которой (общее число входовравно шестнадцати) являются входамипрограммируемой логической матрицы.При этом матрица логического умножения содержит входные усилители и диодную матрицу, а матрица логического сложения - диодную матрицу, эле менты РАВНОЗНАЧНОСТЬ и выходные усилители (Сау 1 ап Б. 81 гцс 1 иге апс 1мент НЕ 16,(без учета обратной связи),даннаяпрограммируемая логическая матрица позволяет реализовать синхронные автомаАрр 11 саг 1 опз оГ Гге 1 д РгоргапппаЬ 1 е 1,оягс Аггауя. - Г 11 сгое 1 есггопгсз апй Ке 1 даЬ 11 ггу о 1, 15, 1976,рр.285- 295, Ггр. 1).Конструкция такои программируе мой логической матрицы является наиболее простой, однако ей присущи такие недостатки, как недостаточно широкие функциональные возможности ввиду отсутствия возможности учета внутренних состояний программируемой логической матрицы, поскольку . она лишена обратной связи.Цель изобретения - расширение функциональных возможностей за счет учета внутренних состояний программируемой логической матрицы.Для достижения поставленной цели в программируемую логическую, матрицу, содержащую матрицу логического умножения и матрицу логического сложения, причем матрица логического умножения имеет шестнадцать входов, десять из которых соединены с соответствующими внешними входами программируемой логической матрицы, выходы матрицы логического умножения соединены с входами матрицы логического сложения, восемь выходов которой соединены с внешними выходами программируемой логической матрицы, введены шесть элементов задержки и шесть элементов РАВНОЗНАЧНОСТЬ, причем шесть дополнительных выходов матрицы логического сложе 35 ния соединены через соответствующие элементы задержки с первыми входами соответствующих элементов РАВНОЗНАЧНОСТЬ, вторые входы которых под ключены к внешним входам программируемой логической матрицы соответственно с одиннадцатого по шестнадцатый, выходы элементов РАВНОЗНАЧНОСТЬ соединены с входами матрицы логического умножения соответственно с одиннадцатого по шестнадцатый.На фиг. 1 изображена функциональная схема программируемой логической матрицы; на фиг. 2 - функциональная схема элемента задержки.Программируемая логическая матрица содержит матрицу 1 логического умножения, матрицу 2 логического сложения, элементы 3 задержки, элементы РАВНОЗНАЧНОСТЬ 4, внешние входы 4, -4, , внешние выкоды 5,-5 Матрица 1 логического умножения содержит входные усилители 6 и диодную матрицу 7. Матрица 2 логического сложения содержит диодную матрицу 8, элементы НЕРАВНОЗНАЧНОСТЬ 9 и выходные усилители 10.Входы 4, -4 , на которые подаются сигналы Х 1-Х 10, соединены с входами соответствующих усилителей 6, арямые и инверсные выходы кото ых "оединены с горизонтальными шинами диодной матрицы 7, другие горизонтальные шины которой соединены с выходами элементов РАВНОЗНАЧНОСТЬ 4. Вертикальные шины диодной матрицы 7 соединены с выходами матрицы 1 логического умножения и подключены к соответствующим вертикальным шинам диодной матрицы 8 матрицы 2 логического сложения. Горизонтальные шины диодной матрицы 8 подключены по входам элементов 3 задержки и первым входам элементов РАВНОЗНАЧНОСТЬ 9,. вторые входы которых представляют собой управляющие входы 11 - 11 (техноло 1 8гически реализованные, как плавкие перемычки), выхоДы элементов РАВНОЗНАЧНОСТЬ 9 подключены к информационным входам соответствующих выходных усилителей 10, выходы которыхсоединены с соответствующими выходами 5 программируемой логической матрицы, на которык формируются сигналы 21 - 28, а управляющие входысоединены с управляющим входом 12программируемой логическои матрицы,который служит для подключения еек нагрузке. Выходы элементов 3 задержки соединены с входами соответствующих элементов РАВНОЗНАЧНОСТЬ 4,другие входы которых соединены с внешними входами 4 -4, , на которые подаются сигналы Х 11-Х 16.Каждый элемент 3 задержки (фиг. 2) содержит элементы НЕ 13 - 15 и элеВ данной программируемой логической матрице реализована внутренняя обратная связь: с помощью элементов 3 задержки и элементов РАВНОЗНАЧНОСТЬ 4 реализуются значения У 21 - У 26 внутренних переменных, подаваемых на дополнительные входы матрицы 1 логического умножения.Кроме обычной реализации функций от входных переменнык, так же, как это делается в известном устройстве1291959 чем количество верюикапьных шинпрограммируемой логпчес кой мативы,Составитель И.ШкрадюкТехред В.Кадар Корректор М.Демчик Редактор В,Данко Заказ 265/47 Тираж 673 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб д. 4/5 Производственно-полиграфическое предприятие, г. Ужгород, ул, Проектная, 4 ты с возможностью самотестирования, В этом режиме Х 11=Х 12==Х 16=1 и программирование программируемой логической матрицы производится по соответствующей микропрограмме (Хро нец Р., Применение программируемого логического поля (РЕА) для реализации логических микросхем с детектированием помех. Слабопрудовы обзор, 1980, 9 1 О, с. 329-332.10Имеется также возможность установления состояния и тестирования состояний асинхронного автомата,При этом на входы 4 -4 на короткое время Т, + С (где 1 - запаздывание переднего фронта в соответствующем элементе 3 задержки,- длительность синхронизирующего импульса) задаются состояния а. = у , у у , в которых автомат находится, с применением одной вертикальной шины в матрице 1 логического сложения (на программированной на у = уй= у = 1) и одной горизонталь 9 25 ной шины в матрице 2 логического сложения можно детектировать присутствие или отсутствие состояния а. в автомате без того, чтобы повлиять на его дальнейшее поведение. При удобном выборе длительности импуль 30 са й можно установить асинхронный автомат в требуемое состояниеа;. Программируемая логическая матрица с внутренней обратной связью 35 является очень удобным элементом для реализации сложных комбинационных логических функций с количеством переменных менее чем 17, Это удобство проявится прежде всего тог 40 да, если количество простых импликантов двухстепенной формы больше,Формула изобретения Программируемая логическая матрица, содержащая матрицу логического умножения и матрицу логического сложения, причем матрица логического умножения имеет шестнадцать входов, десять из которых соединены с соответствующими внешними входами программируемой логической матрицы, выходы матрицы логического умножения соединены с входами матрицы логического сложения, восемь выходов которой соединены с внешними выходами программируемой логической матрицы, о т л .и ч а ю щ а я с я тем, чтс, с целью расширения функциональных возможностей за счет учета внутренних состояний программируемой логической матрицы,в нее введены шесть элементов задержки и шесть элементов РАВНОЗНАЧНОСТЬ, причем шесть дополнительных выходов матрицы логического сложения соединены через соответствующие элементы задержки с первыми входами соответствующих элементов РАВНОЗНАЧНОСТЬ, вторые входы которых подключены к внешним входам программируемой логической матрицы соответственно с одиннадцатого по шестнадцатый, выходы элементов РАВНОЗНАЧНОСТЬ соединены с входами матрицы логического умножения соответственно с одиннадцатого по шестнадцатый.Признано изобретением по резуль. татам экспертизы, осуществленной Ве-, домством по изобретательству Чехословацкой Социалистической Республики,